SEMICON Taiwan 2019半導體先進製程科技論壇會後花絮報導 半導體製程不斷向個位數奈米節點推進，製程的複雜度及不確定性也呈指數增加，各家業者不僅在材料、製程設備、晶片架構上不斷面臨新的挑戰。為了順利推動製程技術向前推進，從導入雲端運算、採用新的材料，至搭配的機台與精準控制製程參數，產業鏈中的各個成員無不與時俱進地推出新解決方案，以匯集成驅動產業向前邁進的動能。 (圖說1) 由左至右分別為：左1、科林研發(Lam Research)副總經理劉興凱、東京威力科創(TEL)副總經理稲垣直樹、新思科技(Synopsys)資深經理Hans-Jürgen Stock、台積電副總黃漢森、明導國際技術研發部領導工程師Ruben Ghulghazaryan、台積電處長林進祥、科林研發(Lam Research)副總經理潘陽、微軟全球團隊合作夥伴硬體工程師Derek Chiou、ASML亞太區策略行銷資深總監Boudewijn Sluijk、Entegris技術長James O'Neill、住程科技總經理周雷琪 記憶體/邏輯整合為3D IC重頭戲　 科技產業對運算效能的追求仍未見到盡頭，這也意味著晶片製造商必須提出新的解決方案，來提高晶片的運算效能。 台積電副總裁黃漢森(圖2)指出，3D IC是提高晶片運算效能的方案之一，特別是邏輯與記憶體的進一步整合，將可帶來效能提升、功耗降低等優勢。黃漢森預期，SoC與記憶體整合會越來越普遍，因為AI的發展，深度學習的運算需要使用大量記憶體，以便進行訓練與推論。台積電的CoWoS (Chip on Wafer on Substrate)將邏輯晶片和DRAM放在矽中介層(Interposer)上，再封裝於基板上，以降低延遲跟處理器存取記憶體的功耗。 (圖2)台積電副總黃漢森指出，3D IC是提高晶片運算效能的方案之一，透過邏輯與記憶體的進一步整合，將可帶來效能提升、功耗降低等優勢。 展望未來，與處理器晶片整合在同一個封裝中的記憶體，需有幾個特點：隨機存取(Random Access)、非揮發性(Non-Volatile)、寫入前不抹寫(No Erase Before Write)、可與處理器整合(On-chip Integration)。能滿足這些條件的記憶體有STT-MRAM、PCM、RRAM、CBRAM與FERAM等新世代記憶體，其後續發展值得關注。 因應3D趨勢　材料/設備必須同步升級 而面對晶片走向3D結構的發展趨勢，英特格(Entegris)從材料創新的角度，分享提高產量和可靠性的整體解決方案。該公司技術長James O'Neill (圖3)提到，半導體產業不僅在封裝層面走向3D結構，連晶片內部也開始朝3D發展。從NAND、DRAM到邏輯電路，現在半導體業界最先進製程所使用的設計架構，基本上都是立體結構，這使得深寬比(Aspect Ratio)成為非常重要製程能力指標。 (圖說3) Entegris技術長James O'Neill從材料創新的角度分享，半導體產業不僅在封裝層面走向3D結構，晶片內部也開始走向立體，「深寬比」因此成為重要製程能力的指標。 然而，越來越極端的深寬比，也使得半導體的生產複雜度跟製程步驟增加，半導體材料的用量也隨之上升。這意味著半導體材料必須更易於使用，加工所需時間必須更短，才能滿足半導體製造商的需求。在此同時，半導體業者對材料的純淨度要求，也隨著線寬越來越窄而逐漸提升。半導體材料中的任何雜質，都可能成為晶圓生產良率的殺手。 科林研發(Lam Research)副總裁潘陽(圖4)也認同，先進製程走向3D結構，將是不可擋的趨勢，FinFET的下一步發展，將是環繞式閘極(Gate All Around, GAA)架構。GAA可提供更好的電性控制與更低的斷電流，但在生產過程中，也需要使用更精密的原子層蝕刻(ALE)跟原子層沉積(ALD)技術，以及相對應的材料。 (圖說4) 科林研發(Lam Research)副總裁潘陽認為FinFET的下一步發展，將是可提供更好的電性控制與更低的斷電流的環繞式閘極(GAA)架構。 值得注意的是，除了電晶體結構走向垂直發展外，IC封裝本身也開始朝3D堆疊的方向前進，這使得接合(Bonding)跟晶片內的電源網路面臨許多挑戰。而這些挑戰最終還是要回歸到材料跟設備層面，才能予以解決。 EV Group表示，由於電晶體結構跟IC封裝都朝向垂直發展，為晶片供電的電源網路(PDN)布線勢必要移到背面，也就是Backside PDN。 以往晶片的金屬層(又稱BEOL)都是生長在晶片正面，晶片運作所需的電力跟晶片內部的訊號互聯，都是靠BEOL來連線。但隨著晶片設計變得更複雜，把訊號跟電力都放在BEOL上，將使得本來就很難微縮的BEOL更難追上電晶體微縮的速度，白白浪費寶貴的晶片面積。在此情況下，把訊號跟電源分開，把電源網路移到晶片背面，將成大勢所趨。 這又會帶出另一個問題--如何實現金屬接合，這也是3DIC封裝目前正面臨的挑戰。EV Group認為，要解決這個問題，必然要導入混合接合(Hybrid Bonding)技術，也就是在既有的接合技術外，再採用直接接合(Direct Bonding)技術，才有機會達成目標。 微影技術走向EUV　相關配套逐漸到位 至於在微影製程方面，EUV技術與相關配套已經逐步到位。ASML亞太區策略行銷資深總監Boudewijn Sluijk(圖6)說，自2006年首次提供極紫外線(Extreme Ultraviolet, EUV)微影工具以來，ASML一直致力於通過增加能源功率，改善系統正常運行時間和可靠性以及加強成像和疊加性能。EUV是使用通稱極紫外線之極短波(13.5nm)光線的微影技術，能夠加工至既有ArF準分子雷射光微影技術不易達到之20nm以下精密尺寸。 (圖說6) ASML亞太區策略行銷資深總監Boudewijn Sluijk分享EUV能加工至既有ArF準分子雷射光微影技術不易達到之20nm以下精密尺寸。 伴隨著EUV的導入，相關的缺陷模擬工具也已經到位，讓半導體製造商得以準確預測EUV世代可能出現的新缺陷。新思科技(Synopsys) LTG Look-ahead資深經理Hans-Jürgen Stock(圖7)表示，EUV雖然能有效提高曝光解析度，但因為其光子能量高達93 eV，比約5eV的光阻材料分子結合能高得多，因此光阻材料在EUV的照射下，會產生化學變化，並釋放出酸性物質，造成隨機缺陷產生。所幸，目前學研界已經發展出有效的預測模型，讓半導體業者得以藉由模擬來預測這類瑕疵的出現機率跟分布。 (圖說7)新思科技(Synopsys)資深經理Hans-Jürgen Stock表示，EUV易造成隨機缺陷產生，所幸相關的缺陷模擬工具已經到位，讓半導體製造商得以準確預測EUV世代可能出現的新缺陷。 但也因為EUV會引發隨機缺陷，加上需要很大的曝光劑量，因此其生產效率一直是個問題。東京威力科創(Tokyo Electron)副總經理稲垣直樹(圖8)認為，EUV或將為光學微影技術的終點。選擇性沉積或自動對準技術，短期內將扮演輔助EUV克服其缺點的角色，但若將時間拉長一些，這類技術將成為光學微影跟積層製造(Additive Manufacturing)之間的橋接者，如SAB，SAGC和FSAV。 (圖說8) 東京威力科創(TEL)副總經理稲垣直樹認為，選擇性沉積或自動對準技術，短期內將扮演輔助EUV克服其缺點的角色。 數據分析/機器學習角色更形關鍵 隨著半導體製程線寬變得越來越小，數據模型的建構跟資料分析，對生產良率的幫助也變得更為明顯。科磊(KLA)資深應用工程師洪東徹(圖9)指出，在製程越來越複雜的情況下，如果要確保生產良率，製程參數的匹配跟監控將變得越來越重要。 以3D NAND為例，其蝕刻製程的參數控制，特別是溫度，就會對良率有很大的影響。因此，KLA在自家的新機台中，在製程控制工具的發展上做了許多努力，可以對晶圓溫度等重要參數進行更精密的製程控制，達到更好的參數匹配。這些數據分析工具對於快速提高產量至關重要。 (圖說9) 科磊(KLA)資深應用工程師洪東徹指出，在製程越來越複雜的情況下，如果要確保生產良率，製程參數的匹配跟監控將變得越來越重要。 機器學習和前饋神經網路則為高級沉積製程所需的高精度模型建模打開了一條新的路徑。明導(Mentor)技術研發部領導工程師Ruben Ghulghazaryan(圖10)說明，神經網路由人工的神經元數據處理元素層組成，其中包含一個輸入層，幾個隱藏的處理層和一個輸出層，各層之間具有加權連接。訓練神經網路意味著找到權重值，以連接最適合訓練和驗證數據的網路層。 (圖說10) 機器學習和前饋神經網路為高級沉積製程所需的高精度模型建模另闢新徑。明導國際技術研發部領導工程師Ruben Ghulghazaryan說明，訓練神經網路意味找到權重值，連接最適合訓練和驗證數據的網路層。 明導提出了一種基於神經網路的全晶片沉積模型，用於預測CMP建模後的沉積輪廓，可適用於HDP-CVD、SOD、FCVD和eHARP製程。 半導體製造為雲端帶來新商機　大廠投入硬體自製行列 半導體研發跟生產線運作，背後都需要強大的運算能力支撐，但每家半導體廠的IT資源跟預算都是有限的，自家建置的機房越來越難以滿足沉重的運算需求。因此，半導體廠逐漸將資料上傳雲端，以加速產品的設計和上市時間。 這個趨勢為雲端服務供應商帶來新的機會與挑戰。微軟全球團隊合作夥伴硬體工程師Derek Chiou (圖11)指出，FPGA能夠提升軟體定義網路(SDN)效能，同步協助深度神經網路(DNN)降低延遲並提高傳輸速率。 (圖說11) 微軟全球團隊合作夥伴硬體工程師Derek Chiou指出，FPGA能提升SDN效能，同步協助DNN降低延遲並提高傳輸速率。 除了提出新的網路架構外，微軟同時也投入開發自家的客製化晶片硬體，以提高自家雲端機房的運算效能，如Project Zipline以及和博通(Broadcom)合作開發的Corsica晶片。Corsica與Project Zipline本質上是一樣的，但Project Zipline是以FPGA作為硬體平台，Corsica則是以ASIC作為硬體平台。 大數據/AI帶動記憶體內運算架構興起 除了把電晶體做得更小，改善晶片的功耗跟運算效能外，由於許多大數據分析 跟機器學習應用的效能瓶頸與功耗來源，都跟記憶體與處理器之間的資料搬移有關，因此，直接在記憶體內進行運算，或是盡可能讓記憶體跟邏輯電路之間的距離縮短，已成為目前資訊科學界的熱門話題。而這就會牽涉到嵌入式非揮發性記憶體(eNVM)。 聯電技術總監David Uriu(指出，由於NVM的工作原理，使得這類記憶體所使用的製程，很難像邏輯電路般一直微縮下去。因此，eNVM製程以往都被視為成熟製程。但因為機器學習跟大數據的竄起，加上記憶體內運算(In-memory Computing)的概念被提出，使得這些看似成熟的製程，有機會在性能/功耗上跟採用最先進製程的處理器媲美。 針對低成本市場，聯電提供的eNVM製程為eFlash跟SONOS，使用55/40奈米製程；針對中高階市場，則可提供基於28/22奈米的eFlash跟ReRAM製程。 量子運算將成顛覆性創新 就跟記憶體內運算一樣，鋒頭正健的量子運算也是近年來才開始廣泛受到討論的運算架構創新，其發展路徑跟追求線寬微縮的傳統先進製程典範不同，但同樣值得半導體業界關注。 Imec指出，量子運算有望實現電子運算技術的第二次革命，但目前還僅止於小規模實驗階段，大規模量子運算和量子霸權(Quantum Supremacy)出現的時間點仍難以捉摸。 即便如此，imec已經投入許多資源在發展量子運算技術。imec同時投入矽基量子運算與超導量子運算兩種量子運算的發展，矽基量子運算有龐大且成熟的半導體產業鏈支持，理論上可以把量子位元(Qubit)微縮到跟電晶體一樣的尺寸，超導量子運算則沒有那麼大的微縮潛力，或只能縮小到數百微米，但由於一樣可以在矽晶圓產線生產，因此也有不小的發展潛力。 唯有各產業鏈環節共同研發創新，才能確保半導體先進製程持續演進。SEMI將繼續偕同IC委員會，藉由定期會議及技術論壇，匯聚相關領域專家，共同推動合作與交流，讓台灣的技術能量能持續在國際上扮演舉足輕重的角色。更多IC委員會相關的活動，請至SEMI官網查看。

近年來，因摩爾定律的發展限制，使得傳統矽基半導體的進步受到侷限。但在 5G 通訊、車用電子與光通訊等方面的發展需求下，尋找新世代半導體的進展變得刻不容緩。而化合物半導體材料，因其高電子遷移率、直接能隙與寬能帶等特性，恰好符合新世代半導體發展所需，化合物半導體的時代遂逐漸來臨。 根據 SEMI 國際半導體產業協會去年公布的功率暨化合物半導體晶圓廠展望報告，隨高階消費性電子產品、無線通訊、電動車、綠能建設、資料中心，還有工業（IIoT）和消費性物聯網（IoT）應用對能源效率的標準愈趨嚴格，功率元件所扮演的重要性也隨之與日俱增。因此，為了因應市場的需求，預測從 2017 至 2022 年，全球將興建 16 個功率暨化合物半導體晶圓廠，整體產能將成長 23%，每月投片量將達 120 萬片（8 吋約當晶圓）。 化合物半導體具個別特性，應用領域廣泛取代矽基半導體 雖然，現行全球 95% 以上的半導體晶片和器件，仍是以矽作為基礎功能材料而生產出來的矽基半導體為主。不過，隨著萬物聯網、5G 時代的到來，以砷化鎵（GaAs）、氮化鎵（GaN）、碳化矽（SiC）等為代表的化合物半導體，正快速崛起中。如 5G 基地台的射頻模組、光通信、手機的無線通信系統，以及 3D Sensing 的 VSECL 泛光源、自動駕駛的毫米波雷達等新應用場景的出現，都將是化合物半導體的應用發展重點和成長動能。 所謂的化合物半導體，就是由化合物所構成的半導體材料，通常由兩種以上的元素構成。它的組合方式很多，帶來更多的想像空間。依據不同的材料特性，能設計出耐高溫、抗高電壓、抗輻射與可發光等元件產品，之後再加以開發應用在各種特定領域中。 像是氮化鎵（GaN），因其對電磁輻射的敏感性較低，使得氮化鎵為基礎所生產出的元件，在輻射環境中表現出很高的穩定性。這也使得氮化鎵的電晶體可以在高溫和高電壓下環境下工作，是理想的微波頻率功率放大元件。至於在碳化矽（SiC）的材料方面，雖然與氮化鎵一樣同樣具有低抗阻跟高頻率，以及具有耐高溫的特性。但相較於氮化鎵，碳化矽具有更高效率，且在目前成本逐漸降低的情況下，市場上普遍運用於電源控制的方面，也成為另一主流發展方向。 另外，在目前大家所最為熟悉的化合物半導體砷化鎵（GaAs）的部分，其所生產的微波元件主要有 3 種，包括 HBT（異質接面雙極電晶體）、PHEMT（假晶高速電子移動電晶體）及 MESFET（金屬半導體場效電晶體）。由於，其具有載波聚合和多輸入多輸出技術所需的高功率和高線性度，使得砷化鎵在當前 5G 通訊急速普及的階段，包括行動通訊、無線區域網路（WLAN）及自動駕駛汽車的雷達系統上更是應用的關鍵零組件。而且，還將會是 6GHz 以下頻段的主流技術。 ▲化合物半導體近年快速崛起，尤以車用領域為應用發展重點。 3D Sensing 開啟手機臉部辨識應用大門 而在化合物半導體的應用上，包括電源控制、無線通訊、紅外線、太陽能、以及光通訊的應用層面為主。其中最為人所熟知的部分，當屬 3D Sensing、自駕車輔助系統的光達／雷達設備、以及車用動力的應用上。3D Sensing 的部分，起源於 2017 年以垂直共振腔面射型雷射（Vertical-Cavity Surface-Emitting Laser，簡稱 VCSEL）為核心元器件的 3D Sensing 攝影鏡頭，使用在蘋果 iPhone 的十周年機型上，進行使用者的人臉辨識（FACE ID） 功能，並進一步地掀起了全球智慧型手機採用 3D Sensing 攝影鏡頭的風潮，其中在 3D Sensing 攝影鏡頭的元件當中，就有以化合物半導體砷化鎵所製造的 VCSEL 晶片。 而蘋果 3D Sensing 的 VCSEL 主要供應商 Lumentum，其背後獨家的代工廠就是穩懋半導體，目前在砷化鎵的代工市場市占率 66%，若加計晶圓產值，市占率約 25%。穩懋不僅搶下蘋果 3D Sensing 的供應鏈龍頭位置，未來隨著蘋果準備把 3D Sensing 擴大應用在其他機型，將是化合物半導體發展上不可忽視的重點供應商。穩懋半導體策略長李宗鴻於 SEMICON Taiwan 2019 國際半導體展期間受訪時指出，穩懋是一家長期專注於發展化合物半導體晶圓代工業務的公司。在光電領域，穩懋的布局就包含 2.5G / 10G / 25G 邊射型雷射二極體、高功率邊射型雷射二極體、2.5G / 10G 檢光二極體（PD）、雪崩式檢光二極體（APD），以及垂直共振腔面射型雷射（VCSEL）等關鍵元件，並提供磊晶、磊晶再成長、晶片製程、乃至特性檢測的一站式服務。未來也將持續深化產品技術開發，滿足 5G 基礎建設、3D 感測相關應用到車用光電等市場所需。 ▲ 科技新報在 SEMICON Taiwan 2019 國際半導體展期間，於化合物半導體創新應用館，特別訪問化合物半導體重點供應商代表的穩懋策略長李宗鴻，與化合物半導體車用應用廠商代表 BMW 汎德總代理營業部 BMW i 與特殊銷售副理張維軒，一同談談化合物半導體的發展及應用前景。（影片來源：科技新報） 自駕車攜手光達系統，提供安全自駕車基礎 而除了在 3D Sensing 上的應用之外，近來在汽車市場上綻露頭角的自駕車，也成為使用化合物半導體產品的大宗。自駕車操控的構成條件，包括了感測器、定位、計算控制和精密的圖資等部分，其中感測器主要又以攝影機、超音波、毫米波雷達和光達等 4 種為主。除了 3D Sensing 應用於車內臉部辨識與手勢辨識中，化合物半導體的主要應用，便是在汽車先進駕駛輔助系統（ADAS）的光達與雷達設備上，以及在電動車的動力控制系統上。 其中，在光達部分，就是利用飛行時間（Time Of Flight，TOF）技術，由汽車發出很短脈衝（~10 ns，10-8 秒）的雷射去照射目標，同時也啟動快速計時器進行時間量測。當光感測器接收到目標反射的回波訊號後，即停止快速計時器的計時，藉由期間光線的飛行時間來測量汽車與物體間的距離。原理與汽車雷達相類似，不同點在於光達能辨識物體，雷達卻只能感應距離。 而在光達的應用中，以化合半導體中砷化鎵的高功率和高線性特質來生產的 VCSEL 雷射元件，在其中就扮演了關鍵性的角色。因為藉由 VCSEL雷射元件所發射的雷射去照射目標，再透過接收器接收反射回來的雷射光束，達到測距的目的，使得光達系統能完整地發會功能與運作。 化合物半導體除了在自駕車領域的未來發展之外，事實上在當前的車用晶片部分，由於使用環境要求（需於高溫、高頻與高功率下操作），並配合汽車電路上的電感和電容等，使得車用元件體積較普通元件尺寸占比大。然而，透過化合物半導體中，包括應用氮化鎵和碳化矽等特性，將有助實現縮小車用元件尺寸。因此，藉由氮化鎵和碳化矽取代矽半導體，減少車用元件切換時的耗能已逐漸成為可能。 ▲ BMW i 系列車款，配置了運用化合物半導體的 Personal CoPilot 智慧駕駛輔助科技。（Source：科技新報） 對此，在汽車先進駕駛科技上一直發展不遺餘力的 BMW 指出，目前 BMW 的全新的車款，絕大部分都已經有標準配置了 Personal CoPilot 智慧駕駛輔助科技。而這個運用了化合物半導體元件的智慧駕駛輔助科技，就是一整套給消費者完整的一個主動、被動的駕駛輔助系統，包含如自動跟車、車道偏離維持系統、盲點偵測系統、後方車流輔助系統、前方車流輔助系統，或者是十字路口的偵測功能，再搭配上自動停車輔助，以達到先進駕駛的功能。 而除了在駕駛系統採用化合物半導體元件之外，化合物半導體的科技進步、使得電池性能的提升，電池的密度將能增加，同樣體積大小的電池容量可以提升，並帶動整個電池成本的降低的情況下，將可帶動整個電動車的車輛售價降低。所以，BMW 也認為，預計在接下來 10 年內，電動車市場將因此應該會有一個非常蓬勃的發展。 可以確定的是，自蘋果 iPhone 所帶動的 3D Sensing 技術受到重視，並加速非蘋陣營導入 3D Sensing，促使 VCSEL 需求增溫，使得化合物半導體的發展受到重視，加上電動車市場未來將持續小幅成長，帶動車用功率半導體元件需求，進而推升化合物半導體營收成長。此外，先進駕駛輔助系統的光達元件需求逐年提升，促使化合物半導體所生羼的元件需求增溫。整體而言，這一系列市場的應用普及，預計都將成為化合物半導體市場持續成長的主要動能。 （首圖來源：《科技新報》攝） 本文轉自 TechNews 科技新報 原文網址 : https://technews.tw/2019/11/25/semicon-taiwan-2019-2/

SEMICON Taiwan 2019先進測試論壇/半導體先進檢測與計量國際論壇會後報導 5G、AI、IoT、HPC及汽車電子等應用興起，驅動IC產業不斷朝向更先進技術演進，其中，半導體測試和檢測技術，更迎來新的典範轉移，以克服與日俱增的IC和系統複雜度挑戰，確保各種5G AIoT智慧應用的可靠性與安全性。 5G標準對未來的行動通訊立下極嚴格的標準，既要高頻寬、又要支援大量裝置連線，並且實現極低的網路延遲。此外，5G標準還導入了毫米波通訊、大規模MIMO、波束成型等新的射頻技術，使得相關元件供應商及應用開發者面臨極大挑戰。 5G導入大量新技術　測試挑戰艱鉅 經濟部5G辦公室技術長張麗鳳（圖1）表示，5G之所以對業界帶來眾多挑戰，主要原因之一是在此之前，行動通訊技術主要服務的對象是消費者，但5G則將服務範圍擴大到各種產業應用。這使得5G不只是射頻技術的改朝換代，後端的其他基礎建設系統也要一併升級。 對基礎建設而言，最重要的改變是虛擬化。因為虛擬化才能讓系統更易於擴展，也更有彈性，以滿足不同的應用需求。以往的行動網路，最重要的工作是處理語音通訊，但從4G開始，資料通訊的比重越來越高。到了5G，各種垂直應用浮上檯面，這使得5G標準必須進一步細分成三種子規格，才能滿足各種應用要求，分別是強調高頻寬的eMBB、強調大量連線支援能力的mmTC及注重低延遲的URLLC。這些多樣化的需求，使得整個5G系統變得遠比過去的行動通訊複雜。 （圖1）經濟部5G辦公室技術長張麗鳳表示， 5G將行動通訊技術服務範圍從消費者擴大到各種產業應用。 高通公司資深副總裁Michael Campbell（圖2）及京元電子集團資深處長張登堯（圖3）均表示，5G帶來極大的技術開發挑戰，讓相關測試的複雜性急遽攀升。 （圖2）高通公司資深副總裁Michael Campbell表示，5G帶來極大的技術開發挑戰，讓相關測試的複雜性急遽攀升。 張登堯進一步指出，為達到比4G技術高出十倍的資料率，5G通訊技術使用了頻率更高的毫米波（mmWave），且射頻埠更多、頻寬更大，因此衍生出諸多測試挑戰。 以毫米波晶片開發為例，為降低訊號傳播時的路徑損失，須使用相位陣列天線與波束成形（Beamforming）進行設計，並利用Antenna in Package（AiP）技術將天線整合至晶片封裝中；而在測試毫米波AiP晶片時，須改用空中介面（Over-the-Air, OTA）的測試解決方案，並建立起從近場到遠場輻射範圍的OTA測試環境。 （圖3）京元電子集團資深處長張登堯指出5G通訊技術使用了頻率更高的毫米波，因而衍生出更多的測試挑戰。 矽品精密工業股份有限公司技術副理方柏翔（圖4）也提到，射頻前端電路到天線的距離縮短，意味著損耗減少，比起將天線設計在印刷電路板（PCB）或手機機殼上，來得更有效益，因此AiP和Antenna in Module（AiM）已成為5G毫米波的設計趨勢，然而在測試AiP時會遭遇高頻與OTA測試挑戰。 方柏翔表示，高頻測試治具須使用低介質常數（Dk）與低介電損失（Df）材料進行設計，並且盡可能保持mmWave傳送路徑愈短愈好。不過，通常治具的Dk和Df值特性，會隨著頻率和供應商所使用的製程而所有改變。因此在設計測試治具時，準確的Dk和Df值非常重要，如此才能在去除測試儀本身特性後，獲得正確量測結果。 （圖4）矽品精密工業股份有限公司技術副理方柏翔提到，AiP和Antenna in Module（AiM）已成為5G毫米波的設計趨勢。 另外，在生產線上直接進行OTA測試，易產生訊號衰減和干擾，造成量測結果的不穩定性與不確定性，因此生產線中應該使用屏蔽室（Chamber）來進行OTA測試，但是將待測物（DUT）加載到Chamber中的額外等待時間（Index Time）將減慢測試速度，也是必須解決的另一挑戰。 目前OSAT廠已開始在實驗室中建立OTA Chamber，以矽品為例，已建立可用於高達40GHz高頻毫米波測試的Chamber，並已著手展開E-Band（最高至90GHz）的擴充工作。 除了OTA測試等課題外，5G元件也須考量到系統層級測試的面向。愛德萬測試（Advantest）業務開發和策略副總裁Artun Kutchuk（圖5）談到，產業界正積極展開5G NR mmWave部署，並試圖從過程中學習，找出執行5G系統層級和功能測試的最好方法。 Kutchuk進一步解釋，由於5G測試須經由OTA空中介面來進行，因此需要根據晶片的使用場景在終端設備層級（最終產品）進行測量，除此之外，包括測試空間、時間、成本、自動化等問題也仍待克服。 Kutchuk認為，系統層級測試需要大量知識、經驗，以及可以溝通與整合各個產品階段的工具。目前業界已致力系統層級的OTA Chamber設計，從而由單一DUT測試，邁入到大量製造測試。 （圖5）愛德萬測試（Advantest）業務開發和策略副總裁Artun Kutchuk認為，系統級測試需要大量知識、經驗，以及可以溝通與整合各個產品階段的工具。 中華精測資深研發經理黃振權（圖6）則指出，要進行OTA測試，測試治具是不可或缺的一環。為協助客戶實現OTA量測，該公司已發展出一套5G毫米波的測試治具方案。 該治具方案是以一個凹面反射器作為核心，將待測物或訊號源天線發射出來的球狀波反射成平面波，再由儀器的接收器或待測物的天線接受，藉此量測待測物的訊號收發性能。此外，為避免干擾測試進行，測試治具也必須有良好的寧靜區（Quiet Zone）設計，如此才能取得良好的測試效果。事實上，OTA Chamber雖然可以阻隔外部的干擾訊號，但放在Chamber裡面的待測物跟測試儀器，其實也是訊號發射源，如果治具端沒有妥善的對策，即便有Chamber，量測作業還是會受到干擾。 （圖6）中華精測資深研發經理黃振權則指出，要進行OTA測試，測試治具是不可或缺的一環。 AI晶片強調客製化　測試需求各不同 除了5G晶片測試挑戰重重，AI晶片的測試也有不少關卡亟待克服，以便達到更大的測試覆蓋率與更快的產品上市時程要求。 泰瑞達（Teradyne）有限公司產品總經理張毅（圖7）指出，AI硬體和晶片架構已從CPU朝向神經網路（Neural Network）、數位AI、類比AI等客製化處理器架構演進。現今AI晶片大致可分為Cloud AI、Mobile AI、Automotive AI和Edge AI等四種類型，各自的測試特性不盡相同，但一般來說都會面臨更多測試資料、更高電流、更高速等挑戰。 張毅進一步說明，AI晶片愈來愈複雜，意味著更多的掃描測試和壓縮作業，另外BIST的測試時間也同樣會增加，因而將使測試時間變得更長；而自動化測試設備（ATE）效率的提升，有助維持測試成本增長幅度，如更多部位同時測試是降低成本最有效的方法，尤其是在封裝測試時。 （圖7）隨著AI晶片架構不斷演進，泰瑞達（Teradyne）有限公司產品總經理張毅認為在封裝測試時，更多部位同時測試是降低成本最有效的方法。 國家儀器（NI）股份有限公司半導體系統研發總監Joel Sumner（圖8）則強調，現今半導體尺寸愈來愈小但複雜度愈來愈高，而測試在開發過程中所占的時間比例相對有限，因此須利用自動化測試平台加快測試速度與覆蓋範圍，並藉由標準化來提高重用性，從而加速從研發到量產的速度，縮短產品上市時程。 （圖8）國家儀器（NI）股份有限公司半導體系統研發總監Joel Sumner指出半導體的高複雜度和小尺寸，須利用自動化測試平台加快測試速度與覆蓋範圍。 導入AI技術　測試作業再添生力軍 另一個值得注意的是，AI與機器學習技術也將在5G和AI晶片測試的過程中扮演極為重要的角色。有鑑於此，proteanTecs公司提出一項基於深度數據的人工智慧（AI）新方法，來因應日益複雜的先進半導體與電子產品測試挑戰，從而在整個價值鏈中提供有關電子性能、品質和可靠性的可行見解和預測。 普迪飛半導體（PDF Solutions）資深處長楊敦文（圖9）表示，機器學習在晶片前段製程的測試已經開始大量應用，未來勢必向後段封測普及。 對後段廠而言，晶片的品質跟測試成本息息相關。單以燒機(Burn-in)測試為例，如果每顆晶片出廠時都經過Burn-in測試，封測廠很容易就能剔除瑕疵晶片。但Burn-in測試需要很長的時間，如果要對所有出廠晶片進行Burn-in測試，測試成本將非常高昂。而且，無法通過Burn-in測試的晶片，數量其實很少，大約只有0.1%。 因此，如果能用機器學習幫忙預測，哪些晶片需要經過Burn-in測試，哪些不需要，將可在確保品質的前提下，幫封測廠省下可觀的成本。這是可以做到的，只要有前段製程的資料，甚至機台上內建感測器的資料，機器學習模型就可以據此預測出某批晶片是否需要經過昂貴的Burn-in測試。 （圖9）普迪飛半導體（PDF Solutions）資深處長楊敦文表示，機器學習在晶片前段製程的測試已經開始大量應用，未來勢必向後段封測普及。 proteanTecs共同創辦人暨技術長Evelyn Landman（圖10）則指出，資料是發展AI應用的前提，該公司發展出通用晶片遙測（Universal Chip Telemetry）技術，從晶片的內部來監測它的健康和效能狀態，提供「可視性（Visibility）」，並將監測數據分享給整個價值鏈，確保從晶片設計、晶片製造、系統生產到應用現場實際操作等所有環節，都能達到效能、成本、品質及可靠性的要求。 （圖10）proteanTecs共同創辦人暨技術長Evelyn Landman提出利用通用晶片遙測技術的方法，提供有關電子性能、質量和可靠性的見解和預測。 聯發科集成電路測試研究者陳海力（圖11）進一步指出，AI和5G時代的網實系統（Cyber Physical Systems, CPS），是高度結合運算、網路和先進製程技術所打造，這類系統相當複雜且各個組成元件緊密扣連，使得失效風險大增，恐將嚴重影響可靠性與安全性，因而需要發展出從系統角度進行設計與測試的方法，即便是在元件層級也要藉由這種系統導向的設計和測試方法，不斷地在整個運行的生命週期裡持續測試，同時透過端至端供應鏈的合作，分享數據資料來診斷失效原因，以改善可靠性和最佳化成本。 另一方面，先進檢測（Inspection）和計量（Metrology）技術，亦是推動半導體產業持續成長的重要力量，也因此，2019年SEMI特別邀集業界大廠和學研機構共同成立檢測和計量委員會以促進相關技術發展，現由致茂電子股份有限公司黃欽明董事長擔任主席，國家實驗研究院台灣儀器科技研究中心陳峰志副主任、漢民科技股份有限公司蔡文豪處長和工業技術研究院量測技術發展中心林增耀執行長擔任副主席。 （圖11）聯發科集成電路測試研究者陳海力認為，AI和5G時代的網實系統安全風險須嚴格把關，透過供應鏈分享數據資料診斷失效原因，改善可靠性。 SEMI國際標準和EHS資深總監James Amano（圖12）表示，SEMI標準最初是聚焦在半導體製造的矽晶圓計量標準，但近年已擴大範圍到由其他材料製成的基板（Substrate）與化合物半導體、3D-IC、PV等其他應用的計量標準。此外，包括元件計量、計量自動化，以及虛擬計量和數位孿生（Digital Twin）等標準化工作，也都持續進行中。 （圖12）SEMI國際標準和EHS資深總監James Amano表示，SEMI標準已從原半導體製造的矽晶圓，擴大到化合物半導體、3D-IC等其他應用的計量標準。 因應未來挑戰　檢測技術持續突破 科磊（KLA）客戶締結（Customer Engagement）副總裁 Mark Shirey（圖13）剖析，2020年至2030年，半導體製程控制的創新將聚焦在檢測、計量和資料分析，而要驅動檢測和計量技術創新，可從訊號、速度和雜訊等三方面著手。訊號方面可利用多重光學技術來進行檢測，如採用成像（Imaging）或散射測量（Scatterometry）進行疊對量測（Overlay Metrology）；速度方面則與光源功率、光束品質、平行掃描、資料處理相關；雜訊方面則可藉由深度學習技術來找出缺陷所在。 Shirey同時也強調，製程控制的關鍵在於源頭，因此要降低源頭的變異，並做好源頭的量測，例如做好原料的品質管控。此外，如何將檢測和計量系統整合，透過資料分析與鏈結，提高良率和晶片效能，亦是重要的發展課題。 由於未來先進半導體的製造，將高度仰賴極紫外光（EUV）微影技術，因此如解決EUV隨機缺陷（Stochastic）的問題遂愈來愈受到重視。 （圖13）科磊（KLA）客戶締結（Customer Engagement）副總裁Mark Shirey剖析，未來十年，半導體製程控制的創新將聚焦在檢測、計量和資料分析。 應用材料（Applied Materials）應用發展工程師Tal Itzkovich（圖14）談到，隨著半導體電路圖案（Pattern）不斷微縮，隨機缺陷的影響愈來愈大，因此，可量化隨機效應的可靠性計量方法，對於在技術開發階段實現製程優化，以及在HVM階段監控故障密度以保持良率，至關重要。 （圖14）應用材料(Applied Materials)應用發展工程師Tal Itzkovich談到，半導體電路圖案的微縮，可量化隨機效應的可靠性計量方法益趨重要。 由於隨機效應不遵循常態分布，因此需要超高統計採樣與基於統計的計量方法。應用材料與比利時微電子中心（imec）提出了一種基於掃描電子顯微鏡（SEM）的方法來檢測隨機缺陷，實驗結果顯示，該方法能夠成功檢測出隨機缺陷。 另一方面，隨著電路線寬越來越細，瓦斯、其他特殊氣體跟化學品內含的雜質微粒，對製程良率的影響也越來越大。這使得半導體生產過程中，有越來越多步驟會涉及到微粒的檢測跟計量。 工研院量測中心組長傅尉恩（圖15）指出，在先進製程中，大約有70%製程步驟會跟檢測與計量有關。而針對不同來源的微粒，目前量測中心也已經跟設備廠合作，開發對應的解決方案。例如針對各種金屬微粒檢測所使用的spICP-MS檢測方法，以及最小檢測粒徑可達5奈米的DMA-CPC檢測方法。 而在結構缺陷方面，X光檢測所扮演的角色也更為重要，因為X光具有波長短、穿透性強的特性，很適合用來檢查細微結構。不只學術研究機構，很多半導體業者也越來越仰賴X光來檢查晶片結構。 （圖15）工研院量測中心組長傅尉恩指出，在先進製程中，大約有70%製程步驟會跟檢測與計量有關。 與此同時，為跟上摩爾定律（Moore’s Law），晶片技術不斷進步，這對在個別場效應電晶體（FET）層級的晶片運作測量提出了重大問題。 均豪精密工業技術副理Shang-Chih Lin（圖16）指出，在採用先進技術的晶片中，定位和診斷故障（Faults）和失效（Failures）變得越來越困難。對前瞻新設計和製程技術快速除錯，以及快速分析現場回報，已變得非常重要，這對於在當今競爭激烈的市場中取得成功都是必需的。 也因此，均豪將常見的EMMI故障定位點工具與最新的皮秒影像電路分析系統（Picosecond Imaging Circuit Analysis, PCIA）結合，打造出新一代失效分檢測工具，利用2D EMMI成像功能進行快速故障定位，再借力一維PICA的時間解析（Time-resolved）探測功能來增進訊號的特徵化和電路除錯，從而提升先進製程的IC產品檢測，並有效提升生產良率。 （圖16）均豪精密工業技術副理Shang-Chih Lin指出，前瞻新設計、製程技術快速除錯、快速分析現場回報是在激烈市場中取得成功的必需要件。 綜上所述不難看出，先進製程晶片的開發與生產，除了要仰賴EUV微影與各式先進封裝製程技術的突破外，半導體測試、檢測與計量等技術亦是不可忽略的環節，如此才能打造高良率、高可靠度且安全無虞的創新產品。 SEMI國際半導體產業協會將持續偕同測試委員會及半導體檢測計量委員會，暢通跨界交流的平台，集結產業力量解決產業共同困境。曾在2017年與SEMICON Taiwan 同期舉辦並大受好評的ITC-Asia也將再次於明（2020）年聯合展出，邀請全球測試領導廠商展出5G、AIoT時代驅動下最新的測試技術外，也將規劃一系列專題演講、產業趨勢、Call-for-Papers及訓練課程。更多詳細展會資訊即將更新，敬請期待。 （圖17）由左至右分別為：京元電子資深處長張登堯、愛德萬測試（Advantest）業務開發和策略副總裁Artun Kutchuk 、中華精測資深研發經理黃振權、國家儀器（NI）股份有限公司半導體系統研發總監Joel Sumner、國立成功大學副校長吳誠文博士、經濟部技術處5G辦公室技術長張麗鳳、聯發科集成電路測試研究者陳海力、普迪飛半導體資深處長楊敦文、京元電子技術研發中心協理陳文如、高通公司資深副總裁Michael Campbell、英特爾總經理謝承儒。 （圖18）由左至右分別為：工研院 量測技術發展中心組長傅尉恩、台灣堀場協理蔡伊琍、液化空氣集團全球電子事業線品質協理曾顯仁、國家實驗研究院台灣儀器科技研究中心副主任陳峰志、科磊（KLA）客戶締結（Customer Engagement）副總裁Mark Shirey、經濟部技術處簡任技正林浩鉅、工研院量測技術發展中心執行長林增耀、SEMI國際標準和EHS資深總監James Amano、應用材料(Applied Materials)應用發展工程師Tal Itzkovich。

由於半導體晶片早已精密到無法用人力作業來生產，因此不管是晶圓製造或是封裝測試，絕大多數的製程步驟都是在設備內自動執行，這使得半導體產業先天上就是一個自動化程度遠高於其他產業的行業。而在大數據分析、邊緣運算與人工智慧(AI)技術逐漸成熟後，許多半導體業者都已踏上從自動化邁向「智動化」的旅程。但在眾多機台設備全面聯網後，設備資安的問題也更加迫切，使得產業鏈必須快速提出標準化對策。 半導體設備資安標準化框架漸具雛形 對半導體產業而言，設備資安的問題早已存在多年，而且光靠一家廠商的力量，很難落實全面的防護。台積電資訊安全專案經理張啟煌(圖1)指出，根據統計，目前絕大多數還在線上運作的半導體設備機台，裡面所使用的作業系統都還是微軟(Microsoft)的Windows XP，而且更糟的是，即便半導體業者現在要購買新型機台，裡面所搭載的作業系統還是Windows XP。 (圖1)　台積電資訊安全專案經理張啟煌表示，為了確保生產效率，OT設備所使用的軟體在調整到最佳狀態後，會盡可能避免更動，因此OT設備的軟體慣性十分強大。 對於IT領域的資安工程師來說，這種情境或許很難想像，畢竟微軟早在很多年前就已經停止對Windows XP提供支援，若系統有新的漏洞被發現，也不會再提供修補或更新。但這在OT領域是司空見慣，因為機台上有很多跟生產製程、機台控制有關的軟體工具，如果機台的作業系統要從Windows XP升級到Windows 7或Windows 10，這些工具很可能會出現相容性問題，或是運作效率降低。此外，如果要在機台上安裝防毒軟體，設備運作效率會不會因此降低，也需要進行審慎評估。 對OT管理者來說，任何可能對生產效率產生負面影響的升級，都必須再三斟酌。這使得OT設備的軟體普遍都有非常強的慣性，半導體產業所使用的設備機台也不例外。不過，由於惡意軟體、駭客攻擊越來越頻繁，加上半導體設備已經高度互聯，產業界不能再不拿出對策。 因此，SEMI國際半導體產業協會所成立的資安標準委員會，便是負責制定與半導體設備有關的資安標準框架，並已經在產業間取得初步共識，例如作業系統支援服務中止(EOS)後的處理方式、軟體更新服務的責任歸屬如何劃分、設備商應承擔的責任等。然而，由於資安威脅日新月異，因此這個框架還會持續演進，SEMI也會持續邀請更多設備商及資安解決方案供應商加入討論。 對抗惡意軟體　白名單機制成基本防線 除了作業系統相關問題外，由於惡意程式的變種速度太快，只靠黑名單來把關已經沒有意義，因此包含工研院資通所所長闕志克、應材(Applied Materials)資安長Kannan Perumal、微軟 全球資安技術長Diana Kelley及西門子(Siemens)全球客戶經理David Rogers都認同，針對OT設備的軟體管理權限，應該改用白名單機制來控管。 白名單權限控管可以分成很多個層次，從最基本的軟體安裝，到軟體安裝後，應用程式可以有哪些行為，不允許做哪些行為，以及應用程式更新後，白名單本身要如何做對應的控管等，每個環節都有一定程度的複雜性，每家廠商的做法也不盡相同。如應材是從供應商/第三方開始做源頭控管，西門子則是按照IEC 62443標準要求來進行。 但不論如何，對應用軟體進行更嚴格、更徹底的監控，是所有設備商跟軟體業者一致的態度。畢竟，隨著網路攻擊能造成的破壞跟經濟損失越來越大，激勵駭客發動攻擊的經濟誘因也開始出現，誘發更多攻擊事件。面對危機四伏的聯網世界，防禦方必須步步為營，小心謹慎。對IT人來說，這些都已經是常識，但OT領域的資安人，才正要開始學習這個功課，並調整應對心態。 邊緣運算/AI為智慧製造添加動能 針對智慧製造議題，聯電智慧製造處副處長林京沛(圖2)開宗明義地說，半導體產業走向智慧製造，就是要藉由導入工業人工智慧(Industrial AI, IAI)，來提升生產效能並改善生產流程。目前半導體廠在資料的蒐集跟取得方面，已經大致不成問題，但從大量數據中萃取洞見，創造商業價值的過程，還是高度仰賴人力。IAI的價值，就是要把這些工作，例如資料可視化、數據分析改成用機器自動處理，降低資料科學家的工作負擔，並節省時間跟成本。 (圖2)　聯電智慧製造處副處長林京沛認為，半導體產業必須用更智慧化的工具，來降低員工的工作負擔，並提高企業運作跟決策的效率。 把這些工作交由IAI代勞後，下一個發展重點則是把工程師腦中的領域知識(Domain Knowledge)跟大數據結合起來，讓IAI有能力幫人做決策工作，至於人的工作，則轉變成檢視IAI的決策品質，確保決策無誤，並將結果反饋回機器學習模型中，讓IAI的決策品質變得越來越好。 目前在半導體產業內，IAI最為人熟知的具體應用在於實現自動化缺陷分類、機台自動調校，以及利用AI來做虛擬檢測(Virtual Metrology)，加快晶圓的生產速度。無人工廠也是半導體業者正在努力發展的方向，畢竟無塵室並不是一個舒服的工作環境，要找到願意從事這種工作的人，將會越來越困難。 不過，對半導體產業來說，要導入IAI，還是有很多挑戰。除了資安疑慮、資料品質不好等所有AI應用都會遇到的共通問題外，半導體產業最獨特的挑戰在於，要用非常有限的不良品資料來訓練出推論準確率極高的模型。 半導體產業很多製程步驟的不良率都只有ppm(百萬分之一)等級，甚至還更低，這意味著半導體廠很難拿到足夠的不良樣品來訓練模型。但另一方面，半導體產業對模型推論準確度的要求又很高，因為IAI一次誤判，可能會讓公司付出極高代價。 因此，結合規則式算法跟機器學習的混合式系統，會是比較可行的發展方向。另一方面，在應用布署的時候，還是要拿人來當比較基準，只有在機器判斷的準確率比人還高的環節，才值得布署IAI系統。 至於在設備端，包含科林研發(Lam Research)、ASM Pacific Technology、艾波比(ABB)、均豪精密，雖然專注的設備領域不同，但探討的主題都是機台的預防性維護、健康狀態/製程監控等議題。另一家半導體大廠意法半導體(ST)，也把主題放在預防性維護跟設備狀態監控上。而且，每家業者都有志一同地強調邊緣運算架構，不會把原始資料傳到雲端去分析處理，而是在本機端直接用機器學習等AI技術完成資料分析，給出預測結果。 在眾家廠商英雄所見略同的情況下，在半導體走向智慧製造的過程中，邊緣運算所扮演的角色，將變得十分關鍵。 智慧來自人類　為專家賦能方可落實智慧製造 華邦電技術副總監李馥源(圖3)則為整個智慧製造論壇做總結，並指出所謂的智慧製造，就是一種為製造業解決問題、創造價值的手段。 (圖3)　華邦電技術副總監李馥源認為，為領域專家賦能，讓人的智慧固化成系統，是智慧製造落實的關鍵。 因此，智慧製造必須依照實際的製造需求，將自動化、商業智慧(Business Intelligence)與人工智慧結合。在這個過程中，企業內的IT部門、資料科學家、領域專家及外部供應商必須通力合作，才能讓智慧製造計畫順利推動。 在這個過程中，最關鍵的部分在於能否為領域專家(SME, subject-matter expert) 賦能(Empowerment)，讓他們能夠將智慧製造有系統地建立起來。許多方法與工具可以加速與實現這個過程，包含商業智慧工具、資料分析平台/工具、機器人製程自動化以及作業流程。畢竟，所有智慧都來自於人，智慧製造能不能成功，關鍵就在於能否將人的智慧固化成系統。 今年首次與SEMICON Taiwan 國際半導體展同期展出的「SMART Manufacturing EXPO高科技智慧製造展」串連高科技產業數位供應鏈，不僅成功地邀集包括首次參展的日月光及Microsoft (微軟)，以及ABB (艾波比)、凌華科技、Lam Research (科林研發)、Simens (西門子)、STMicroelectronics (意法半導體)、均豪、家登等智慧製造解決方案廠商，分別從設備聯網、自動化整合、數位模擬、智慧眼鏡、生產數據可視化、資訊安全與風險管理等領域，展出最尖端的產品及技術。SEMI也將偕同智慧製造委員會，持續暢通跨界交流與溝通橋梁，共同協助台灣高科技產業實現數位轉型的理想。

SEMICON Taiwan 2019 功率暨光電半導體技術論壇會後花絮報導 隨著5G、電動車等應用興起，產業對於高頻與低損耗特性的需求與日俱增。在此背景下，擁有優秀特性的寬能隙半導體材料，成為備受業界矚目的新秀。 汽車與射頻通訊領域對於高頻率、高壓或高溫元件需求逐年擴增，寬能隙半導體，如碳化矽(SiC)和氮化鎵(GaN)，正在與傳統的矽材料結合使用，由於其可以在較高頻率、電壓和溫度的環境下作業，同時損失較少的功率，為相關產業發展帶來嶄新的突破。 穩懋半導體策略長、SEMI Taiwan功率暨化合物半導體委員會主席李宗鴻 (圖1) 表示，化合物半導體發展已歷經一段歲月，2019年開始將會是持續爆發的時間點，無論是在功率電子元件、光通訊元件、光傳輸、感測與微波通訊等應用，對於化合物半導體的需求只會有增無減，以實現快速傳輸，為生活帶來更多的便利。 (圖1) 穩懋半導體策略長/SEMI Taiwan功率暨化合物半導體委員會主席李宗鴻指出在功率電子元件、光通訊元件、光傳輸、感測與微波通訊等應用方面，對於化合物半導體的需求將會有增無減。 中科院材料暨光電研究所長、高功率元件應用研發聯盟代表，同時也是SEMI Taiwan功率暨化合物半導體委員會副主席程一誠 (圖2) 也呼應，電子時代的應用追求高功率、高溫與高頻的應用，像是電動車、5G/6G通訊，甚至是新能源發展，既有的半導體技術已經沒有辦法應付未來發展的應用，故化合物半導體如GaN和SiC角色愈趨重要。為加速高功率元件發展，除垂直應用領域整合外，更應著手強化產官學間的合作，發起共同研發計畫，為台灣產業找到具獲利基礎的技術發展方向。 (圖2) 中科院材料暨光電研究所長、高功率元件應用研發聯盟代表、SEMI Taiwan功率暨化合物半導體委員會副主席程一誠認為既有的半導體技術已經沒有辦法應付未來的應用，化合物半導體角色將會愈趨重要。 電動車帶動SiC需求起飛　GaN搶攻中低功率市場 從電動車市場來看，全球有50%的電動車市場來自於中國市場。在政府大力推動以及節能減碳的需求日增，促進國內外車廠大舉投入電動車，其中最積極的廠商包含吉利集團和比亞迪這兩家公司。 萬邦新能源集團高級副總裁、SEMI Taiwan功率暨化合物半導體委員會榮譽主席張育銘 (圖3) 談到，電動車市場蓬勃發展，亦帶動相關半導體產業鏈的起飛，特別是具備高耐壓電場、高飽和電子速度、以及高散熱係數的寬能隙功率元件。繼特斯拉(Tesla)之後，已有越來越多廠商將SiC導入至汽車或充電站應用。SiC能讓電源系統的整體效率提升、尺寸變小，得以讓充電站普及建置變得更加容易。目前在180KW應用已經大多數已經開始用了SiC技術，例如保時捷(Porsche)快充就是採用SiC技術。 (圖3) 隨著電動車市場蓬勃發展，萬邦新能源集團高級副總裁/SEMI Taiwan功率暨化合物半導體委員會榮譽主席張育銘對於相關半導體產業鏈的起飛，抱持樂觀看法。 Yole Développement電力及無線部門總監Claire Troadec (圖4) 談到，不同功率元件的使用分布與應用頻率有關。基本上，GaN與矽技術的應用頻率有所重疊，不過GaN的理想應用頻率在高頻，可以比矽應用於更高的頻率工作。但是受限於成本因素，在低頻區域仍以MOSFET為首選。另一方面，SiC正進入需要高效率系統的高功率市場。 (圖4) Yole Développement電力及無線部門總監Claire Troadec認為SiC正進入需要高效率系統的高功率市場。 應用材料(Applied Materials)技術總監何文彬 (圖5) 分析，汽車產業對於可靠度的要求非常高，尤其是汽車本身，而SiC對汽車產業而言是新興的元件技術，還需要一段時間證明其安全性與可靠度。因此，基本上SiC將會從充電站開始著手，藉由充電站的建立提供可靠度數據資料，當數據資料越多，可靠度設計基礎也就越扎實，目前可看到SiC已陸續用於車載充電器(On-Board Charger, OBC)。 (圖5) 鑒於汽車產業對可靠度的高要求，應用材料(Applied Materials)技術總監何文彬分析，SiC將會從充電站著手，並可透過充電站建立可靠度數據資料。 意法半導體(ST)策略行銷、創新暨關鍵計畫經理Filippo Di Giovanni (圖6) 表示，SiC技術的升級速度遠超市場預期，從汽車牽引逆變器(Traction Inverter)，DC/DC轉換器和OBC及工業應用如太陽能、不斷電供應系統(UPS)、儲能與PUS領域即能看到總體設計成本已有高達20%的降低。 (圖6) 意法半導體(ST)策略行銷、創新暨關鍵計畫經理Filippo Di Giovanni對於SiC技術的升級速度抱持正面的態度。 除了SiC之外，宜普(EPC)全球銷售和行銷資深副總裁Nick Cataldo (圖7) 表示，與矽相比，GaN更具備更快速、尺寸小、更高效率、更便宜且易於整合等能力，可廣泛應用於新興的物聯網設備、醫療診斷和植入式設備、光達(應用於自駕車、AR和無人機)、無線充電及電腦運算相關領域(如雲端運算、AI和深度學習等)。值得一提的是，400W以下的GaN製程，除了磊晶外，所有製程皆可使用標準的矽設備。 (圖7) 宜普（EPC）全球銷售和行銷資深副總裁Nick Cataldo提出GaN小尺寸、高效率、低成本的優勢，可廣泛應用於物聯網設備、醫療診斷等領域。 5G帶來四高訴求　成化合物半導體發展另一動能 除了功率元件之外，無線通訊一直是化合物半導體最重要的應用市場，因此在無線通訊往5G邁進的過程中，SiC、GaN等化合物半導體也會同蒙其利。 穩懋半導體協理黃智文 (圖8) 表示，過去台積電曾說物聯網是驅動半導體技術的關鍵應用，但從化合物半導體廠商的角度來說，穩懋認為5G將是未來驅動化合物半導體的重要技術，而5G也正在發展當中。過去4G時代，低頻對於封裝技術的要求不高，而5G由於訴求高頻、高線性(Linearity)、高效率及高整合，晶片尺寸大小成了關鍵問題，為此該公司提供功率放大器(PA)與低雜訊放大器(LNA)的整合方案，因應5G應用需求。 關於化合物半導體應用於5G通訊技術的發展狀況，在Yole Développement電力及無線部門總監Troadec 的分享中也提到，2018~2023年之間，由於5G需要更多的基地台收發台(BTS)與串聯中央及分散式單元的光通訊連接，對於磷化銦(Indium Phospide, InP)技術更勝以往，複合年均成長率為16%；而GaAs RF用於功率放大器可提供優異的穩定性且體積小，複合年均成長率為2%；GaN RF SiC大多用於軍用領域，特別是5G應用，年複合成長率有13%之多。 (圖8) 穩懋半導體協理黃智文認為5G對於高頻、高線性(Linearity)、高效率及高整合的訴求，讓晶片的尺寸成為競技關鍵。 整體而言，5G發展正如火如荼進行當中，2019年已經有5G商用手機已陸續面式，而5G基礎建設更是馬不停蹄展開布建。5G技術的導入為手機帶來典範轉移，未來手機將不再只是個人化載具，其通過與物聯網連接，將成為人與環境之間互相傳遞資訊的行動窗口，為生活帶來更高的便利性。 滿足高可靠度要求　燒結蝕刻新技術有解 從封裝製程設計角度來看，先進太平洋(ASM Pacific)技術副總裁Eric Kuah (圖9) 談到，銀燒結技術可以減低封裝時的負荷及元件劣化問題，可用於車輛電氣化中的測試封裝電源模組。 針對燒結製程，只有當溫度、時間與壓力控制三方達到最佳的平衡點時，才能獲得最佳的燒結結果，因此，確保所有材料良好燒結餘一個封裝內，或減少燒結後封裝上的氧化物，以減低製造成本，都是採用燒結技術時需考量的解決方案。 (圖9) 先進太平洋(ASM Pacific)技術副總裁Eric Kuah從封裝製程設計角度分析：銀燒結技術可降低封裝時負荷及元件劣化問題，適用於車輛電氣化中的測試封裝電源模組。 至於在蝕刻製程方面，住程科技系統(SPTS)產品經理Richard Barnett (圖10) 表示，SiC晶圓可同時使用在功率元件及高功率射頻元件兩個領域，其所使用的蝕刻製程有些不同。功率元件只有正面蝕刻需求，屬於淺蝕刻(Shallow Etching)，蝕刻速度快，且不用擔心蝕刻製程會損壞元件。 大功率射頻技術則有正面蝕刻與背面蝕刻的需求，正面用淺蝕刻，但因為有損壞元件的可能性，所以蝕刻速率會放慢；至於在背面，則需要採用深蝕刻(Deep Etching)，且因為無須擔心對元件造成損壞，故可拉高蝕刻速度。 (圖10)住程科技系統(SPTS)產品經理Richard Barnett從蝕刻製程角度提醒：SiC晶圓可同時使用在功率元件及高功率射頻元件兩個領域，但皆各有需留意之處。 不過，由於SiC功率元件從平面結構轉向溝槽式(Trench)結構的趨勢興起，未來蝕刻設備在這方面會有很大的發展機會。不過，要在SiC晶圓上蝕刻出溝槽，需要搭配深度控制技術，這方面目前業界有兩種方法，分別是白光干涉與雷射干涉，但各自有其適合的應用情境跟限制。 降低生產成本　製程控制仍不可免 雖然化合物半導體未來有很大的應用發展潛力，但不可諱言的是，SiC跟GaN材料目前的成本還是比矽材料高出一大截，這使得半導體製造商必須在製程控制上必須投入更多心力跟資源，以降低生產成本，滿足客戶要求。 科磊(KLA)亞洲區產品行銷經理周發業 (圖11) 指出，製程控制(Process Control)在本質上是一種數據分析，其前端分成檢查(Inspection)、複查(Review)與量測(Metroglogy)三個部分，藉由在各個製程步驟中收集更多資料，及早發現缺陷，進而採取對應的控制手段。 (圖11) 科磊(KLA)亞洲區產品行銷經理周發業指出，製程控制分成檢查、複查與量測三部分，藉由透過各步驟收集資料，及早發現缺陷，進而採取對應的控制方式。 製程控制除了可以避免有缺陷的元件流入後續的製程步驟，白白浪費時間跟資源外，對於提高生產良率跟產能，降低生產成本也可帶來幫助。一般來說，先進製程對製程控制較為講究，因為任何一點小小的缺陷都會使採用先進製程的晶片失效，而且製程控制對於縮短新製程的良率拉升曲線，能帶來相當明顯的效益。 相對的，成熟製程因為良率已經非常穩定，因此採用成熟製程的晶片，往往比較容易忽略製程控制的重要性。但由於SiC、GaN等材料有著不同於矽材料的特性，且單價可達矽材料的數倍甚至數十倍，因此導入製程控制所能獲得的經濟效益，將比過去更為明顯。 今年展覽期間也全新規劃創新展區「化合物半導體創新應用館」，聚焦「3D Sensing」、「LiDAR RADAR」、「Powertrain」和「EV Charging Solution」等四大掌握化合物半導體關鍵技術和趨勢的主題，並匯聚穩懋、IQE、漢磊、茂矽、嘉晶、GaN Systems、台達電子、錼創科技以及工研院等代表大廠參展，現場更展示BMW i3s和i8 Coupe，讓參與者現場親身體驗化合物半導體發展所成就的未來科技！除此之外，SEMI功率暨化合物半導體委員會持續藉由定期會議及技術研討會，匯聚跨領域產業專家，針對產業共同面對的挑戰，商討解決對策，加速產業的發展速度。更多功率暨光電半導體相關的活動，請至SEMI官網查看。 (圖說12) 由左至右分別為：科磊(KLA)亞洲區產品行銷經理周發業、Yole Développement電力及無線部門總監Claire Troadec、應用材料(Applied Materials)技術總監何文彬、先進太平洋(ASM Pacific)技術副總裁Eric Kuah、漢磊科技總經理/SEMI Taiwan功率暨化合物半導體委員會副主席莊淵棋、穩懋半導體策略長/SEMI Taiwan功率暨化合物半導體委員會主席李宗鴻、萬邦新能源集團高級副總裁/SEMI Taiwan功率暨化合物半導體委員會榮譽主席張育銘、意法半導體(ST)策略行銷、創新暨關鍵計畫經理Filippo Di Giovanni、中科院材料暨光電研究所長/高功率元件應用研發聯盟代表/SEMI Taiwan功率暨化合物半導體委員會副主席程一誠、聯穎光電技術長/SEMI Taiwan功率暨化合物半導體委員會副主席林嘉孚、宜普（EPC）全球銷售和行銷資深副總裁Nick Cataldo。

SEMICON Taiwan國際半導體展為台灣一年一度半導體產業盛事，匯集世界頂尖半導體科技廠商參與，SEMI國際半導體產業協會再攜手台積電、日月光等「SEMI 產業暨人才發展委員會」委員共同精心規畫主題講座之一「人才培育特展」(Smart Workforce Pavilion)，並與104獵才顧問中心共同合作「科技產業人才論壇講座」(Career Talk)，力邀東京威力科創(TEL)、蔚華科技(Spirox)、美光晶圓科技(Micron)、絡達科技(Airoha)等領導廠商，分享科技產業留才育才、人才供需趨勢、創新職涯規劃等議題，現場吸引了數百位的企業主管、上班族朋友及在校同學共同參與，反應相當熱烈。 硬實力與軟實力挑戰-跨領域複合型人才 談及現今半導體人才最新趨勢，東京威力科創(TEL)執行副總裁張天豪強調「複合型人才」重要性，張天豪副總認為「由於半導體產業細分多種子項，一個元件芯片就可能處理上千種程序，製造、設計、封測共同整合研發，專業技能需求類型涵蓋甚廣，因此『複合型人才』將成為企業尋找人才最新趨勢」。只有專業還不夠，必須超級專業　　104資深副總經理晉麗明提醒，有別過去著重單一專才教育，現今因應知識經濟時代來臨，僅擁一項技能已不足以對抗日新月異的大環境，「現在是超級專業的時代，你必須超級專業，否則不會有舞台，除自身主業外，人才具備跨領域知識面及第二專長，將是無畏市場快速變遷的重要基石」晉麗明副總表示。 看不見的軟實力，才是決定職涯主因　　職場軟、硬實力的培養及企業如何看待人才運用比重同樣備受關注。蔚華科技副總經理林星福指出，「態度」為職場中能否獲得好成果的要素，當面對挑戰時，若退縮、害怕擔負責任，將限縮自己進步的可能性。　　美光晶圓科技北亞區策略人資夥伴處長劉素玲呼應「不斷學習的能力」，無論面臨何種挑戰，學習先看到可能的一面，而非只看到不可能的困難，保有積極樂觀精神，精進問題解決軟實力，得以增加職場競爭能量。 絡達科技人力資源處處長朱益德也分享《恆毅力》一書中一句話「成功的關鍵不在於天賦和智力，而在於熱情跟努力」，提醒青年學子進入產業前，思考自己真正想做什麼，並覺察自己與理想職位間的落差，進而補足，「當能力契合產業人才要求，加上積極進取，才有機會發光發熱且無可取代」朱益德處長說。圖片來源:104獵才顧問半導體人才專業挑戰，現在才開始　　隨著人工智慧、物聯網、智慧自動化蓬勃發展，跨領域及尖端技術人才需求大幅提升，半導體產業具有舉足輕重的地位，然而，企業追求創新及永續發展的同時，仍面臨嚴峻人才斷層危機。透過「科技產業人才論壇講座」，讓現場的民眾能與產業代表以及人力資源專家交流分享，打造半導體科技產業競爭力的對話平台，增進人才與產業間互動與認識，並提升台灣半導體產業人才競爭力！（全文轉自104獵才顧問月刊 No.124）

SEMICON 2019 國際半導體展 微機電暨感測器論壇會後報導 隨著感測器與頻寬成本的降低，物聯網開始逐漸普及，生活中已經到處可見智慧設備，它們能夠採集周遭環境數據，藉此自動化人們的生活，小至智慧型手機、穿戴式裝置，大至家居電器、汽車產品都導入了感測器應用。 現有物聯網系統仍停留在簡易監控與分析，但是當人工智慧技術成熟，將賦予物聯網系統物體辨識、聽覺，使得傳統物聯網進化成「智慧物聯網（AIoT）」，推動更複雜的應用場景，因此對於感測器晶片的功能、體積與可靠度要求也會更嚴苛，背後微機電系統（MEMS）則扮演著關鍵的角色。 今年 SEMICON Taiwan 微機電暨感測器論壇（MEMS Sensor）邀請半導體各界專家進行橫跨上中下游的合作對話，形塑下一波微機電系統感測器的產業面貌與市場商機。 跨產業合作是車用半導體趨勢 車用半導體是感測器產業的重點市場，傳統車廠逐步轉型打造智慧化汽車，試圖帶給車主便利、安全兼顧娛樂的多元駕駛體驗，為了更有效感知車體內外部的環境資訊，汽車必須部屬更多的感測器，未來感測器晶片的體積仍會繼續縮小以符合有限的車體空間。 針對這項趨勢，奧迪半導體策略負責人 Berthold Hellenthal 說明 3D 晶片技術將整合多項功能到單一晶片中，可以提高穩定度並縮小體積，舉例來說，最新的半導體技術能減少車體門把感測器的體積達 90% ，讓車門具有更輕巧、自由的設計。 除此之外，他多次強調汽車價值鏈已經轉變為跨產業合作，未來汽車產業不再封閉，而是需要跨產業進行對話，其中自駕車運用了高度複雜的人工智慧技術，將進一步提高半導體與汽車產業的整合程度。 (圖一)Berthold Hellenthal指出，目前大部分的汽車創新皆脫離不了半導體技術，其中最關鍵的就是智慧汽車所搭載的眾多感測器，如雷射雷達、超聲波感測器、360度無縫環景系統及導航裝置（GPS）等相關設備，藉由提高微機電感測器的數據傳輸率與解析度，再結合高速處理器與高速網路，可創造更智慧的自動駕駛系統。 邊緣運算與感測器密切結合 邊緣運算（Edge computing）是物聯網系統中極為重要的環節，最受矚目的無人車由於需要大範圍聯網，為求最佳化數據運算效率以提升可靠度與安全性，自動駕駛系統多仰賴邊緣運算提高資訊反饋的速度與效率，而其運作機制就是由大量車體配備的微機電感測器負責採集周遭的環境數據，再透過高運算能力的邊緣運算系統進行資訊的處理，並將運算結果依需要回傳至終端設備或上傳雲端，藉此同時得到最佳的通訊能力和應變速度。 雖然實現自動駕駛還有很長一段距離，微機電領導廠商Bosch 亞太區總裁 Fouad Bennini 提到，現在一部車已經配備超過 40 個微機電感測器，未來感測器數量勢必隨著功能性的提升而大幅增加；隨著物聯網系統愈趨複雜，難題也會愈來愈多，像是網路頻寬、延遲、能源消耗、系統可靠度等，都是必需一一克服的問題。為了減輕中央伺服器的運算負擔，未來多數的運算都會移到邊緣裝置完成，而邊緣運算在結合了人工智慧技術以後，系統的運算負擔將會大幅上升，使得未來智慧汽車邊緣運算系統的設計難度更加具挑戰性。 (圖二)Bosch 亞太區總裁 Fouad Bennini認為，未來多數運算都會從雲端伺服器轉移到邊緣裝置完成，而愈趨複雜的人工智慧技術將使系統的運算負擔大幅上升，對邊緣運算系統設計是一項很大的挑戰。 同樣地，聯發科協理林宗瑤提出 AI正從雲端轉移到裝置終端的概念，他點出深度神經網絡(Deep Neural Networks) 運算效率的快速提高，正為更多邊緣AI應用提供技術上的支援，因此數據採集與人工智慧演算從雲端向終端裝置發展，將會是未來的趨勢。另外，為了改善深度學習模型的運算效率，他認為可以從軟體層面著手降低學習模型的浮點精度，以節省數倍效能；硬體方面則建議改採人工智慧處理元件 APU (AI processing unit) ，與傳統中央處理器 CPU 相比，APU擁有快 20 倍的運算效率，同時可節省 55倍的能耗。 林宗瑤也提到，事實上針對邊緣運算， IC 設計業者皆致力研發更先進的 AI 晶片架構，以從軟硬體雙向改善 AI 推論演算法的效率，藉此提昇如影像即時演算與處理的效率。 微機電系統賦予感測器更多功能 針對手持裝置的攝影功能， MEMS Drive Inc. 執行長Colin Kwan解釋提升影像拍攝穩定度的技術原理，例如電子防手震（EIS）得益於軟體演算力增強，大幅改進了穩定度補正能力，但目前尚無法補正光圈外的震動，因此不適用於震動過大的戶外環境，比如腳踏車行進時的攝影情境。 (圖三)Colin Kwan強調光學防手振（OIS）對於行動攝影穩定性的效用，手機廠可利用整合進相機模組的 MEMS 多軸運動感測器偵測拍攝震動的角度與幅度，反向從基本面補正影像以提升拍攝的穩定度 。 談到行動裝置，微投影可能是下一個發展新方向，ULTIMEMS共同創辦人傅治中表示，微機電鏡在微投影機技術中是重要的零組件，作為雷射掃描應用的核心，單一低功耗、多角度投影的微機電鏡就能產生高解析的影像輸出，未來可整合應用在 AR 眼鏡、微投影機等設備中。 醫療產業也是感測晶片的潛力應用領域， Spectrochip 創辦人柯正浩教授表示，他們團隊將光譜儀縮小成一塊光譜感測晶片，同時具備高解析度的檢測能力，可利用光波的模式變化檢測病患的生理狀態。他指出，由此晶片測量數據，正確度可逼近醫院等級的檢驗器材，且晶片體積遠小於大型的光譜儀器，檢測過程更不需等待，同時檢測數據也能透過手機 APP 上傳至雲端用於後續分析的過程。 業界專家們提出了許多感測晶片的創新功能，從車用電子、行動裝置、邊緣計算、 AR 投影到醫療檢測，但晶片設計的功能越多，也考驗著背後製造商的技術能力。 感測器創新關鍵：奈米壓印製程 當先進感測器體積更小，代表刻印在基板上的圖形解析度必須提高， MEMS 製程壓印技術正從微米壓印（Micro Imprinting）轉向更精細的奈米壓印（Nano Imprinting）製程，可以在同樣面積的基板上轉印並蝕刻出更精細的圖案，解析度可達到 50nm ，而且成本遠比微影曝光製程來的低廉。 由於消費型電子是感測器產業中規模最大的市場，智慧型手機對於感測器的創新尤其要求，例如螢幕下指紋辨識成為今年最熱門的創新，因此智慧型手機也成為這項先進製程可應用的主要領域之一。 對此，安可光電副總經理王威翔博士展示了奈米壓印與蝕刻技術的產品應用，包括螢幕下指紋辨識如何克服手機面板厚度與底下微型感測器的實作問題，以及光波導 AR 裝置的光學玻璃表層要經過特殊的壓印與蝕刻處理，才能順利將光線輸出到人體眼睛前方成像——這些製程都需要更高解析度的壓印技術。他強調奈米壓印具有低成本、高彈性的優勢，未來光學產業將廣泛應用奈米壓印技術。SUSS 產品經理 Margarete Zoberbier 則於論壇中分享他們如何利用創新材料製造更耐用的壓印設備，且針對不同解析度的製程提供適合的設備及材料方案。 (圖四)EV Group 技術總監 Markus Wimplinger 也認為，奈米壓印製程對於未來 AR 光學裝置十分重要，因為高解析度的壓印技術能打造出高精度的光學構造。 SPTS 產品經理 Richard Barnett 則深入探討利用 關鍵零組件VCSEL 作為紅外線光源、廣泛用於從汽車駕駛監控到家用設備手勢控制各種3D 感測應用的技術原理。隨著感測器技術演進，高階感測器製程從 8 吋過渡到 12 吋晶圓，良率仍然是最大挑戰，Lam Research 資深策略行銷總監 David Haynes 表示他們為先進感測器提供設計、量產模擬工具以及技術支援，協助半導體業者解決先進感測器的量產問題。 根據現場講者的分享內容，不難看出 MEMS 正在經歷製程轉換期，半導體設備商除了提供更高精細度的製程，也發展用於智慧型手機、 AR 裝置的光學感測晶片，為其解決量產問題，其中奈米壓印是備受矚目與看好的先進製程技術。 感測器市場深具成長潛力，但客製化要求更高 2019 年是物聯網應用爆發的一年，對於接下來的產業趨勢，京元電子研發中心協理陳文如認為，第一波MEMS感測器革新來自消費型電子產品，並且重塑了半導體供應鏈，而智慧感測系統則會成為第二波革新動能，還會改變市場對於感測系統與架構的設計共識。她預期邊緣 AI 與對應的智慧感測器技術，在未來數十年內將是主流趨勢。 另一方面，陳文如也提醒感測晶片的穩定性是不可忽略的要素，尤其是在自動駕駛、生物感測等領域，尤其感測器需要長時間穩定運作，一旦出錯將造成難以估計的損失，因此晶片可靠度將成為一大挑戰，內建自測試（BIST）將會是智慧感測器晶片必要的功能。 (圖五)陳文如表示晶片的穩定性是不可忽略的要素，為了因應晶片可靠度的挑戰，內建自測試（BIST）將會是智慧感測器晶片必要的功能。 ASMPT的產品行銷總監 Chris Yeung 認為，感測器會隨著物聯網、人工智慧與 5G 技術蓬勃發展，有趣的產品應用會越來越多，但晶片客製化要求隨之提升，對應的感測器晶片包裝設備必須要具備彈性以及成本優勢，才能為客戶提供具競爭力的產品。 綜觀車用 MEMS 市場，來自 Yole Development 的分析師 Mario Ibrahim 指出，2018 年車用半導體是僅次於電子消費品的第二大市場，規模達到 23 億美元，預計未來 5 年的年增長率可維持 5% 左右，但車用 MEMS 目前面臨很高的成本壓力，雖然在數量上會有所成長，但不一定會推動營收成長。 MEMS 感測晶片的發展焦點正從消費型電子轉移至智慧感測系統，後者普遍用於智慧汽車、人工智慧、醫療檢測、AR 裝置等，而先進 MEMS 感測晶片將賦予更優秀的感測功能、可靠度、整合度及能源管理，同時兼顧客製化需求與成本，將為更複雜的應用場景提供完整的解決方案。

SMC 策略材料高峰論壇會後報導 物聯網、工業自動化、人工智慧、自動駕駛、5G通訊等應用對晶片性能要求越來越高，為此，除了半導體技術、架構須持續演進外，材料也是推動半導體先進製程的其中一項關鍵。為此，SEMI國際半導體產業協會特於SEMICON Taiwan 2019國際半導體展會期間首次舉辦「Strategic Materials Conference策略材料高峰論壇」，連結產業生態系中的領導業者和關鍵人物，共同探索微電子產業中對於新材料的需求、封裝和提升設備表現的最新議題。 半導體製造業者與材料商合作更緊密 半導體產業是日常生活中不可缺少的元素，大量量產的半導體產品若品質、可靠性，或是供應等出了問題，都會對這個社會產生重大的影響。也因此，重視製程和產品品質是半導體產業的長期目標。 (圖說一) 台積電品質暨可靠性組織長何軍表示，任何一種原材料的微小波動都有可能會直接影響半導體產品的品質和生產線的穩定性。 台積電品質暨可靠性組織長何軍指出，隨著技術節點不斷縮小，半導體的製程視窗(Process Window)越來越緊湊，任何一種原材料的微小波動都有可能會直接影響半導體產品的品質和生產線的穩定性。也因此，晶片製造商必須與材料供應商緊密合作，以便提高上游零組件的材料品質，確保下游製程的產品變化在誤差範圍內。為此，台積電便致力和材料行業合作進行缺陷檢測，透過過程檢測、材料表徵偵測等方式，可提升材料品質。該公司堅信這種雙贏的夥伴關係，將使不可能的技術變成可能，並履行半導體產業所期望的社會責任。 日月光集團副總經理張欣晴則是呼應何軍的看法，以毫米波天線封裝(Antenna in Package, AiP)設計為例解釋，現今封裝製程必須考量許多材料種類的特性，並緊密的跟有機基材的供應鏈進行配合。因為隨著AiP在不對稱、堆疊和混合類型的有機基板上發展，這些性能必須仔細優化，同時像是結構和電氣等，也是必須考慮的因素，如此一來才得以實現高性能、高可靠性且高產量的產品。 (圖說二) 日月光集團張欣晴副總表示，在有機基板上以不對稱、堆疊或是混合多種材料封裝時，需將各種材料特性考量進去，並針對結構及電性做優化，才能做出高性能且高可靠的產品。 實現先進製程　導入新材料勢在必行 除了台積電、日月光等晶圓代工、封裝廠於論壇中說明半導體產業與材料供應鏈的緊密合作外，眾多材料供應業者也於論壇中一一說明新材料對先進半導體製程的重要性及相關解決方案。 現今半導體和消費電子產業對於產品的功能和外型要求越來越高，再加上製造技術有著顯著的進步，使得玻璃材料開始逐漸導入半導體製程之中。康寧(Corning)商業總監Rustom Desai表示，像是扇出封裝這類的半導體封裝製程中便以玻璃材料來解決翹曲問題。另外，像是微型化感測器(Miniaturized Sensors)、高品質擴增實境光學元件(High-quality Augmented Reality Optics)等也因應消費電子產品中的微光學(Micro-optic)應用，增加對玻璃材料產生需求。 (圖說三) 康寧(Corning)商業總監Rustom Desai指出，隨消費電子市場對產品功能及外型需求越趨嚴格，玻璃材料逐漸在半導體製程中扮演關鍵角色。 而默克材料(Merck Group)光刻材料負責人曹毅與JSR株式会社研發部總經理木村徹同步表示，在過去的幾年裡，導體微縮發展已持續了50年，並且會在未來的10年結合各種設備和製程技術而有更進一步的擴張。為降低晶片設計的粗糙度和缺陷率，使晶片產量、性能更上層樓，光阻劑需要同步升級，不僅顯影過程獲得更精密的圖案，更減少殘留，實現7奈米以下的製程。 英特格(Entegris)資深首席科學家鄭君飛則表示，要強化晶片效能，不外乎就是從三大面向著手，分別是製程、架構和材料。製程方面就是不斷朝微縮化發展，像是從16、14奈米一直邁進到7奈米、5奈米等；而架構則是從Planar到FinFET，再轉向GAA發展。然而，當製程、架構開始遇到瓶頸(如技術、成本)而難以有效增強晶片性能時，便可從材料著手。 像是在GAA結構導入鍺(Ge)，可以提升P型金氧化半導體(PMOS)電晶體速度，有利在5奈米下的製程實現減少耗電、提升性能的目標；或是當電晶體體積縮小，尤其在10奈米以下的製程，傳統的銅 (Cu) 導線將會到達微縮下限，銅線電阻會迅速增加，若改用較薄阻障層的鈷金屬，則可規避掉這個問題。慧盛材料化學平面化(Planarization)副總裁Laura Matz則進一步指出，使用數據分析和預測模型對於提高材料品質有著極大的幫助，採用預測模型將可使材料供應鏈擁有更好的質量及供應產能。 MLI工業銷售與業務發展副總裁Mark Joseph Willey則從化學品的角度說明，品質的提升著重在減少顆粒(Reduction of Particles)、微量金屬(Trace Metals)和改善製程的控制上。這些改善需依靠更好的過濾器、製程控制技術等，以實現更好的半導體生產品質。 日立化成(Hitachi Chemical)助理副總裁Keiichi Hatakeyama最後總結，近年來AI、雲端、5G等各式創新應用發展不停加速，且2020年皆會有相關產品開始量產。而這些應用的設備所使用的材料必須和以往不同，因此導入評估解決方案對於加速開發過程非常關鍵。 SEMI材料委員會在台積電陳明德副處長的帶領下，藉由定期會議及技術研討會，匯聚跨領域產業專家，針對產業共同面對的挑戰，商討解決對策，加速半導體先進製程的發展速度。更多材料相關的活動，請至SEMI官網查看。 (圖說三) SMC 策略材料高峰論壇 邀請全球材料領域專家，全面探討半導體材料在先進製程演進下的變革。(上圖由左至右) 上圖左 陳致遠/副總經理/華立、曹毅 / Head of Lithography Materials, Global Product Management / Merck Group、Jean-Marc Girard / CTO / Air Liquide、陳明德 / 副處長 / 台積電、鍾怡歡 / 副總經理 / 光洋應用材料、Roderick Chen/TS D Specialist/Dow Chemical Taiwan、鄭君飛 / Senior Principal Scientist / Entegris、 Toru Kimura 木村徹 / Officer and General Manager of R D / JSR 株式會社 (下圖由左至右) Keiichi Hatakeyama / Assistant Vice President / Hitachi Chemical、Mark Joseph Willey / VP of Sales and Business Development / MLI、Torsten Stoll / VP of Marketing and Business Development​ / Nova、陳明德 / 副處長 / 台積電、Laura Matz / Vice President – Planarization / Versum Materials、張欣晴 / 副總經理 / 日月光集團、簡正安 / Industry Account Manager / Chemours、Mark Thirsk / Managing Partner / Linx Consulting

SiP Global Summit 系統級封測國際高峰論壇會後花絮報導 人工智慧(AI)與5G將成為推動半導體未來十年成長的重要動能，為了提供更高的運算效能，處理器核心數量以及其所搭配的快取記憶體容量、I/O數量都呈現指數型暴增。這些發展使得IC設計業者即便使用最先進製程，也很難把晶片尺寸變得更小。不僅如此，如果按照傳統設計方法，晶片面積還越來越大，在某些極端狀況下，甚至還出現一片12吋晶圓只能生產十多顆，甚至不到十顆晶片的情況。如果再把良率因素考慮進去，採用這種設計方法製造出來的晶片，單顆成本恐將突破新台幣100萬元，這顯然不是晶片設計業者跟客戶所能夠接受。 除前段製程微縮越來越困難外，5G對高頻寬、低延遲與大量連線的要求，使得通訊晶片必須要有更高的整合度，才能滿足5G提出的效能標準，再加上絕大多數物聯網裝置都有嚴格的成本、功耗與外觀尺寸限制，通訊晶片業者如果不想辦法利用先進封裝技術，把更多通訊元件、甚至天線整合在單一封裝內，形成完整的微型通訊模組，將難以滿足應用市場需求。另外，為滿足AI人工智慧晶片所需要的高速運算能力，將一顆SoC設計切割成Chiplet，再用先進封裝技術提供的高密度互聯將多顆Chiplet包在同一個封裝體內，將是未來的發展趨勢，而這個趨勢也會讓原本使用不同工具鏈跟設備的前後段半導體製程，變得越來越相似。 同質/異質整合攜手　共同因應AI與5G挑戰 AI跟5G正好代表著兩種看似截然不同，但其實異曲同工的半導體產業發展方向—同質整合(Homogeneous Integration)與異質整合(Heterogeneous Integration)。而且在許多情況下，這兩種整合其實是同時並存的。 針對同質整合，台積電研發副總經理余振華(圖1)表示，不管是依循摩爾定律(Moore’s Law)的道路進行製程微縮，抑或是採用先進封裝技術，把不同晶片整合在同一個封裝體內，客戶追求的目標永遠都一樣—用更低的成本來實現電路功能。因此，除了製程微縮之外，如果有其他技術選項可以達成這個目標，客戶當然會樂於採用。而同質整合跟異質整合之所以興起，就是因為這兩種先進封裝技術，能夠有效降低成本。 (圖1) 台積電研發副總經理余振華表示，為協助客戶降低晶片生產成本，同質/異質整合並用將是未來的發展方向。 同質整合通常應用在處理器或邏輯晶片上，這類晶片為了提供更高的效能，滿足AI運算需求，不僅核心數量越來越多，核心旁邊配置的快取記憶體容量也跟著變大，I/O的需求也跟著暴增。如果繼續採用傳統SoC的設計思維，不把這類大型晶片切割成多顆小晶片，再用先進封裝技術整合起來，其生產良率會受到極大影響。 另一方面，把SoC按照功能進行切割，也有助於實現IP重複利用，並且讓設計最佳化。一顆SoC裡面，其實有很多電路不適合用最先進的製程技術生產，例如記憶體、I/O跟其他與類比/混合訊號有關的功能電路。與其將所有功能都整合在一顆晶片上，把這些電路功能切割開來，用性價比更高的製程來生產，反而更具經濟效益。這個觀念就是所謂的異質整合。 同質整合搭配異質整合的案例很多，台積電也已經有許多客戶成功開發出這種採用混和架構的產品，例如賽靈思(Xilinx)的高階FPGA，一方面使用同質整合，把一顆大型晶片切割成多顆小晶片，再利用CoWoS整合；另一方面，該公司的FPGA旁，還有多顆HBM記憶體，同樣利用CoWoS進行整合，以獲得更大的記憶體頻寬。 不過，由於CoWoS的成本高昂，在很多情況下已超過客戶可接受的門檻，因此成本相對低廉，但效能較低的InFO，獲得更廣大的客戶群青睞。此外，InFO的結構還在持續進化，且目前台積電InFO的線寬/間距(L/S)已經可以做到2/2微米；在實驗室裡面，甚至已發展出1/1微米以下的技術，且層數還在持續往上疊加，因此InFO家族的性能正在逐漸逼近CoWoS，也開始有網通晶片廠開始使用InFO。 至於在CoWoS方面，由於矽中介層(Si-interposer)的成本偏高，因此台積電3DIC處長鄭心圃透露，該公司內部也在發展以有機材料取代矽中介層的CoWoS，盼藉此提供客戶更多選擇。 除了成本考量外，從技術角度來看，IC設計者未來在開發新晶片時，也必然要導入同質/異質整合。聯發科副處長邱寶成(圖2)就指出，雖然先進製程可以做出更小的電晶體，但功率密度並未跟著電晶體縮小而下降。 (圖2)　聯發科副處長邱寶成認為，藉由先進封裝實現同質/異質整合，可有效協助設計者降低晶片的功率密度。 以聯發科目前功率密度最高的晶片為例，其功率密度可達380W/平方公分。用電熨斗做為比較生活化的比較基準，大家都知道電熨斗很燙，但其實電熨斗的功率密度只有10W/平方公分，由此可見功率密度對晶片設計業者帶來的挑戰是多麼艱鉅。 把晶片設計適當分割開來，不只可帶來良率提高，成本下降的經濟效益，對於降低功率密度也有幫助。不過，由於AI、5G應用對晶片效能跟I/O數量的需求很大，IC設計者不希望在這方面有所妥協，因此聯發科非常樂見各種更先進的互連封裝技術出現，讓晶片設計業者可以有更多選擇空間。 實現Chiplet願景　打造生態系統最迫切 針對Chiplet概念，加州大學洛杉磯分校(UCLA)特聘教授Subramanian Iyer(圖3) 進一步闡釋，這是一種彌補摩爾定律的設計理念。 雖然半導體製程持續進步，讓晶片上的電路越來越細微，但我們可以很容易觀察到，為了解決更複雜的問題，晶片設計業者在晶片上整合了更多運算核心、更大的快取記憶體，結果就是晶片的尺寸不僅沒有縮小，反而還越來越大。此外，為了實現更高的運算吞吐量，先進晶片中I/O所占的面積跟消耗的功率，也比以往更多。 晶片尺寸變大，最直接的衝擊就是生產良率降低。如果能將晶片設計合理地切割成許多小Chiplet，再透過先進封裝把這些Chiplet整合在一個封裝體內，晶片的生產成本會比用單一SoC低廉，且未必會在封裝尺寸上犧牲太多。 當然，先進封裝會帶來許多新的技術挑戰，例如機構可靠度、時脈分布、電源分配、互連線路如何實作等，但根據目前的技術發展狀況，這些都是可以克服的。 (圖說3) 加州大學洛杉磯分校(UCLA)特聘教授Subramanian Iyer解釋，將大尺寸晶片切割Chiplet再整合進同一封裝體，可解決良率及成本問題。 其實，異質整合並不是全新的概念，是因為矽晶片開始被當作封裝材料運用，開啟了更多可能性，例如Chiplet，才開始引起產業界的大量關注。展望未來，如果生態系統配合到位，要把資料中心所需要的功能都整合在一片晶圓載板上，也不是不可能。 然而，建構生態系統就是Chiplet目前所面臨的最大挑戰。因為採用Chiplet設計，意味著生態系統內的所有廠商都必須通力合作，並適度調整自己的商業模式，才有可能克服因為採用Chiplet所帶來的技術挑戰。 研究機構Yole Developpement首席分析師Santosh Kumar(圖4)也指出，在5G跟AI的帶動下，市場對先進封裝技術的需求將出現明顯成長，從2018到2024年間的複合年增率(CAGR)將高達8.2%，遠優於其他傳統封裝的2.4%。Yole對先進封裝的定義包含了嵌入裸晶(Embedded Die, ED)、扇入式晶圓級封裝(Fan-in WLP)、覆晶(FC)封裝、扇出式(FO)封裝與矽穿孔(TSV)。 不過，先進封裝的市場規模雖然快速成長，供應鏈的關係也會變得比以往更複雜。截至2018年為止，OSAT業者還是先進封裝最主要的供應者，但IDM跟晶圓代工廠已經拿下近4成市場。展望未來，許多EMS/ODM公司將會進入傳統封裝領域，例如Jabil、鴻海等；基板/PCB跟晶圓代工業者則會分食部分先進封裝的市場大餅。因此，OSAT廠商必須學會更靈活地因應新的產業環境。 (圖說4)Yole Developpement首席分析師Santosh Kumar指出，在5G跟AI的帶動下，市場對先進封裝技術的需求將出現明顯成長。 OSAT展現先進封裝實力 面臨全新的市場挑戰，封裝業者也已經做好因應準備。對封裝廠來說，因應未來的競合局面，關鍵武器有二，一是提供多樣化的技術選擇，二則是更有競爭力的成本結構。 日月光資深副總陳光雄(圖5)表示，5G跟AI將是未來帶動半導體產業成長的重要引擎，而且會進一步拓展半導體應用的觸角。對OSAT廠而言，這意味著新的客戶族群，以及新的封裝技術需求。 近幾年日月光在封裝技術多樣化上面下了許多功夫，除了一般常聽到的2.5D、3D封裝之外，還有許多針對垂直應用設計的封裝方案，例如針對5G毫米波的整合天線封裝(AiP)、針對電源管理設計的電源SiP，還有專為整合生物感測器、指紋感測器的感測器模組封裝，以及汽車電子元件專用的封裝等。 (圖說5) 日月光資深副總陳光雄直言，AI及5G的發展，將對專業封測業者帶來新的商業模式。 力成副總經理方立志(圖6)則指出，除了多角化的技術布局外，對封裝廠而言，如何降低成本，增加客戶的設計彈性也很重要。在降低成本方面，先進封裝最大的成本風險因子其實是把故障的晶片跟正常的晶片封裝在一起，結果得到無法正常工作的模組。這點在晶圓對晶圓(Wafer to Wafer, W2W)封裝上尤其明顯，因為沒辦法事先鎖定KGD、剔除故障晶片。 因此，如果產品中會使用到非常昂貴的晶片，Chip Last的封裝流程才是比較合理的選擇，因為封裝之前可以對晶片進行詳細檢測，鎖定KGD。 除了用流程來降低成本外，面板級封裝(Panel Level Packaging, PLP)也是OSAT廠降低成本的利器。相較於晶圓級封裝，面板級封裝可以有更高的量產效率，從而降低封裝的成本。 L/S迅速微縮　封裝難度/可靠度挑戰大增 其實，把時間往回推一年，在2018年的系統級封測高峰論壇上，除了CoWoS之外，業界能提供的扇出(FO)封裝技術，L/S大多還只能做到10/10微米，但一年之後，2/2微米已經成為新的標準，而且RDL的層數已經迅速推進到4P5M(四層有機聚合物，五層金屬層)。由此可見晶片客戶跟半導體製造業者對先進封裝技術的強烈需求。 (圖說6) 力成副總經理方立志指出，先進封裝最大的成本風險因子其實是把故障的晶片跟正常的晶片封裝在一起，結果得到無法正常工作的模組。 然而，更細的互連線路、更多層數的立體堆疊，不僅需要新的材料跟製程設備，也使得封裝的生產良率、可靠度面臨更嚴苛的挑戰。有鑑於此，材料、設備商紛紛推出新一代材料或製程設備機台，如Atotech、Brewer Science、EV Group、K S、Lam Research、SPTS、Smoltek、SÜSS MicroTec、千住金屬(SMIC)等。這些廠商提供的解決方案，讓台積電、日月光、力成跟艾克爾(Amkor)等前後段業者得以將先進封裝推向量產。 而在確保生產良率跟封裝可靠度方面，檢測(Inspection)與計量(Metrology)廠商如Camtek、Cyberoptics等，也針對各種先進封裝推出新的解決方案。事實上，由於先進封裝興起的緣故，檢測與計量在封裝領域所扮演的角色，將比過去更為關鍵。 由於先進封裝涉及多晶片整合，如果半導體製造商沒有在封裝前先對個別晶片進行完整檢測，鎖定Known Good Die(KGD)，再進行Die to Wafer(D2W)或Chip to Wafer(C2W)整合，將會把Bad Die跟其他Good Die封在一起，最後得到無法正常運作的元件，並蒙受巨大的經濟跟良率損失。由此可知，檢測與計量在後段製程的重要性將越來越高，而這也會使封裝廠的產線設計跟運作流程變得越來越像前段廠。 從SoC走向Chiplet　EDA工具支援至關重要 除了材料跟設備機台外，由於先進封裝變得越來越複雜，因此封裝設計者很難再用現有的設計工具來完成先進封裝設計。明導(Mentor)亞太區技術總監李立基(圖7)就指出，在一個封裝只有幾百個I/O的時代，封裝設計者還有可能用試算表(Spreadsheet)來規畫I/O，但在動輒數千甚至上萬個I/O互連的先進封裝設計中，這種方法不僅太耗時，而且出錯的機率很高。 (圖7)　明導國際亞太區技術總監李立基認為，未來後段封裝設計的EDA工具，將越來越接近前段IC設計用的EDA工具。 基於資料庫的互連設計，還有設計規則檢查(DRC)，都將成為先進封裝設計的標準工具。此外，以往封裝業界習慣使用的Gerber檔格式，在先進封裝時代也必須改成GDSII檔格式。整體來說，封裝業界所使用的工具，都會變得越來越像前段Fab跟IC設計者所使用的工具。 另一方面，在晶片設計端，為了把SoC拆解成Chiplet，EDA工具也必須跟著大翻新。而且不僅是RDL Netlist、線路布局(Place Route)的工具需要更新，設計人員還需要更多設計模擬工具來解決多晶片所衍生的電源一致性(PI)、訊號一致性(SI)、電磁相容 (EMC)、散熱(Thermal) 等問題。新思 (Synopsys)、益華 (Cadence) 與明導國際(Mentor, a Siemens Company) 對此都有相對應的解決方案。 一連三天的SiP系統級封裝國際高峰論壇，共吸引超過600位半導體\封裝測試領域的專業從業人員參與，與來自台積電、日月光、矽品、美光、力成、Amkor、ASMPT、Atotech、Brewer Science、Cadence、Camtek、EV Group、imec、K S、Lam Research、Mentor, a Siemens Company、SMIC、Smoltek、SPTS、SÜSS MicroTec、Synopsys、UCLA等封測大廠、主要設備/材料供應商及學術研究機構代表一同探討半導體先進封裝技術的下一步發展發向。SEMI也將繼續偕同封裝測試委員會，透過論壇及活動，共同推動跨界合作與交流，讓台灣的技術能量能持續在國際上扮演舉足輕重的角色。

SEMICON 2019 國際半導體展 智慧醫療論壇會後報導 近年來半導體技術快速發展，從微米邁入奈米等級製程：運算晶片、微機電感測器到通訊設備在生活中已經不可或缺，數據的積累更衍生出蓬勃的網路經濟，同時「數位醫療」概念也逐漸導入向來保守的醫療體系，許多專家團隊致力研究半導體科技與醫療結合的可能性，例如醫院數位化、病患生理感測器、微機電檢測晶片或是醫療數據分析系統等。 著眼於半導體與智慧醫療產業之間愈來愈密切的跨界技術合作，今年 SEMICON Taiwan 的智慧醫療論壇邀請半導體專家、醫院教授、醫療新創企業以及學術研究中心等跨領域的專家共同探討智慧醫療的未來方向。 大量數據正在改寫醫療產業生態 數位科技促成現在的智慧生活，網路與通訊設備在生活中無處不見，「數據」因而成為珍貴的現代資產，但醫院對比二十年前差異卻不大，因為醫療體系的安全與隱私要求非常嚴苛，轉型難免趨於保守，但美爾敦股份有限公司執行長吳昉冀 (圖1) 表示，今年已經看到市場對於醫療科技的強勁需求，他預測未來幾年科技就會改變醫療產業的面貌，而數據將在其中扮演關鍵的角色。 吳昉冀提到醫院缺乏資訊整合工具，使得醫療數據未被充分利用。為了採集醫療數據，美爾敦團隊結合追蹤器與感測器打造一系列的醫療用數據基礎建設，像是在病房內設置熱視覺感應器，不需要接觸皮膚就能即時了解病患體溫與環境溫度，藉此建立數據積累的平台與通路。此外，他也強調數據品質的重要性，因為蒐集病患數據的最終目的，便是透過累積、分析數據，達到預測病患可能行為的功效，比如偵測病患跌倒前數秒的動作特徵，讓醫院能即時做出反應等。 (圖1)　美爾敦股份有限公司執行長吳昉冀表示，除了採集數據的基礎建設外，數據品質也相當重要，即使演算法再強，劣質數據只會造成垃圾進垃圾出的結果。 除了累積病患數據的基礎建設，美盛醫電執行長陳長宏 (圖2) 把焦點放在個人化行動醫療。他的團隊針對心血管疾病開發了一款專門測量穿戴者心跳指數的心血管監測儀，原理是透過脈搏以光學感測器測量心律，能允許患者在任何地點及時間進行篩查，協助及早發現心律問題。此外，團隊還應用了 AI 技術來辨別心律異常。根據他們的研究， AI 演算法能將原先 85.05% 正確率提升到 95.07%，大幅提高光學感測結果的準確性。 (圖2) 美盛醫電執行長陳長宏表示，公司致力於開發行動醫療解決方案，以提供更有效的心血管疾病管理。 公司第一項產品 Freescan 就是一種透過心電圖及橈骨動脈脈搏波(radial pulse wave)檢測血壓和心房顫動的手持裝置。 醫院如何「數位化轉型」？ 除了行動醫療技術的應用遍地開花，醫療院所的數位化轉型也刻不容緩，成為智慧醫療的體系中重點發展的一塊。微軟亞洲健康產業營運主管 Keren Priyadarshini (圖3) 指出，發展人工智慧在醫學上的應用是有其急迫性的，因為全球醫療資源普遍稀缺且分配不均，病患時常要長時間排隊，有些甚至為了候診要等待數日；而醫生過少也是個嚴重的問題，一名醫生往往需面對龐大的病患數量，縮減了單一病患的看診時間與品質。 更棘手的問題在於看診過程中，醫生除了需要不斷重複詢問患者的症狀之外，還要忙於打字筆記、填寫及上傳資料，無形中浪費了大量時間，無法專注於病患本身。因此，微軟希望透過人工智慧技術改善醫生跟病患的對話品質，技術上是利用語音識別抓取重要的關鍵字，自動完成資料的比對作業，電腦則根據病患的症狀給予醫生對應的診療建議，讓醫生可以投注更多時間與精力在與病患的對話以及分析病情上。 (圖3) 微軟亞洲健康產業營運主管 Keren Priyadarshini 表示，醫療與科技的界線已經逐漸模糊，AI在醫學上的應用備受重視，而微軟也已致力於在智慧醫療的領域成功拓展各種應用。 高雄榮民總醫院創新長楊宗龍 (圖4) 則從醫院的角度探討該如結合科技與醫療。他認為未來智慧醫院都會導入結合 IoMT 與 BIM 的資訊系統，這是以感測晶片與醫院數位化構成的平台，其中「Digital Twins」是數位醫院的核心概念，意思是透過採集大量數據，將現實環境掃描成一份數位複製品，而方法是在院內部署智能感測系統，以匿名的形式採集醫院數據，再利用數據視覺化處理方便管理人員理解，並將大量的數據轉化成有意義的資料。 (圖4) 高雄榮民總醫院創新長楊宗龍指出，醫院數位化不只是技術應用，醫院整體的系統流程跟設計哲學也是重要的價值，要能夠相容原有的流程並提高效率，才是系統成功導入的關鍵。 半導體與醫療技術的完美結合：檢測儀器與藥物傳輸 工業技術研究院生醫與醫材研究所所長林啟萬 (圖5) 分析醫療產業正朝向個人化精細醫療發展，醫學器材也正導入 ICT 與半導體技術。為此，工研院致力推動衡量標準與研究合作網路，他列舉了數項工研院開發的醫學裝置，包含整合了多項半導體晶片與感測器的設備，其中一項是手持式光學同調斷層（OCT）皮膚檢測儀，能夠把大型光學檢測儀器縮小成手持式裝置，利用光學解析方式短時間即可檢測出人體膚況，未來這項技術可用於有大量膚質檢測需求的醫美產業。 其他創新還包含可用於檢測食物鮮度的非接觸無線介電質感測器 (Noncontact Wireless Dielectric sensor)、家用手持式超聲波掃描器 (Wireless Handheld Ultrarsound System)、行動心律檢測儀 (Wearable Cardiac Output Monitoring) 等，都可結合手機 APP 呈現掃描影像或是分析結果。 (圖5) 工業技術研究院生醫與醫材研究所 (BDL) 所長林啟萬指出，創新的數位醫療保健和有利的政府法規不僅有效提升醫療實踐和患者照護水平，也創造了新的價值鏈，囊括遠距醫療、行動醫療、健康分析與數位醫療系統等。過去幾年中，工研院BDL致力於促進智慧醫療生態系統的發展，包括可穿戴設備、智能演算法和基礎架構，以實踐「服務即產品」。 另一方面，半導體創新正在改變傳統的藥物傳輸方式，特別是慢性病患者需定期注射藥劑，比如糖尿病患者必須定期施打胰島素，但在地域廣大的區域，病患回診成本相當高，因此大多選擇居家療程，然而傳統的居家療程中注射針頭的方式有一定的技術難度，常常造成病患的額外痛楚。 為了解決這個問題，潔霺生醫科技股份有限公司執行長李柏穎 (圖6) 致力開發微幫浦藥物傳輸系統，將 MEMS 晶片安裝在幫浦注射裝置中，藉由晶片控制微幫浦實現客製化輸送藥物的功能，能為動物與人體提供精準的藥物注射，商用產品包含人體穿戴式注射裝置、實驗室定時定量注射裝置等，只需在人體貼上穿戴式注射器，該注射器便會依照設定好的劑量，在貼合處伸出微型針頭迅速注射，不但能精準控制每次劑量、減輕痛楚，而且速度更快、更安全。 (圖6) 潔霺生醫科技股份有限公司執行長李柏穎表示，潔霺生醫擁有一種新穎而強大的生物 MEMS（Biomedical MicroElectroMechanical Systems）微幫浦平台技術，可為多種藥物輸送應用提供靈活的客製化服務，可以滿足製藥客戶不同給藥劑量、對象等多元需求。 奈米製程打造基因分析及神經微晶片 當半導體技術進入奈米等級的解析度，達到與細胞同樣的奈米大小， imec 研發長 Maarten Fauvart 博士 (圖7) 表示，半導體能引發更多醫療上的技術創新，如他們團隊開發出一種義肢專用的神經晶片，晶片電極能夠發送精確電波到人體的神經末梢，刺激穿戴者的觸覺，讓義肢操作起來更接近真正的人類手臂。 另一個趨勢，則是將大型檢測儀器微縮成小型晶片。Maarten Fauvart 指出，imec 正在研發一種多層堆疊的基因檢測晶片，各層負責不同功能，例如第一層是微流控元件 (microfluidics)，可以透析血液樣本，第二層是以光學晶片解析血液中不同的細胞基因，藉此判定 DNA 種類，還具備感測、運算等分層架構，速度比傳統檢測儀器快上許多，未來可用於檢測癌症及腫瘤細胞等疾病。 (圖7) imec 研發長 Maarten Fauvart 博士指出，生物學過程，例如神經元信號傳導、代謝和基因表現等，是自然界中最複雜的微觀和奈米級程序。藉由半導體技術，imec 利用強大的 CMOS 製造技術開發了用於分子和細胞分析的關鍵技術，不僅可協助釐清生物學上的複雜性，還可以推動針對個人的客製化診斷與藥物治療。 半導體先進製程與大規模生產的特性有效降低了醫學檢測設備的成本，達到可商業化的檢測方案。未來除了醫院導入數位系統、個人化醫療成為趨勢之外，在半導體技術的推波助瀾下，檢測與治療設備也將會迎來全面的微縮與精細化。