Technology and Trends

隨晶片應用朝多元化發展，從過去的消費性電子轉向AI、IoT等產品延伸領域，對於晶片規格需求，除了微縮外，更加入了高速運算與傳輸、異質整合、低功耗等特性。另外，隨半導體製程繼續朝7奈米、甚至5奈米以下節點微縮，伴隨而來的龐大成本與難以預測的高風險，也將更加突顯先進封裝技術為延續半導體持續發展所扮演的重要角色。 今年SEMICON Taiwan展覽期間所舉辦的「先進封裝技術論壇」邀集市場研究機構TechSearch、聯發科、台積電、力成、SÜSS MicroTec、SPTS、美商應材(Applied Materials)、ASMPT、KLA - Tencor、Brewer Science、千住金屬(Senju)、Versum Materials、DowDupont、交大等全球領先大廠及學研機構齊聚一堂，探討扇出封裝(FO)、2.5D/3D封裝、異質整合封裝與針對5G毫米波通訊需求而產生的天線整合封裝(Antenna in Package, AiP)等現今熱門議題，及先進封裝技術對未來半導體產業發展的影響。台灣應用材料股份有限公司資深處長，同時也是本次論壇的主席藍章益指出，先進封裝技術已經成為摩爾定律之外，另一個推動半導體產業未來發展的重要動能。 AI將成為帶動半導體需求成長的一大動力。就硬體層面來說，未來AI將會是智慧型手機的標準配備，而在伺服器/資料中心端，根據台積電的報告指出，專為AI演算法設計的加速器晶片，2018年出貨量可望比2016年成長4倍。 市場研究機構TechSearch總裁暨創辦人Jan Vardaman表示，現今已有許多封裝技術可以用來實現AI晶片，但根據應用環境跟需求不同，所採用主流的封裝技術也會有所差別。例如，矽中介層(Si Interposer)很適合用在資料中心所使用的晶片，但如果是車用AI晶片，覆晶閘球陣列(FC-BGA)搭配導線載板(Laminate Substrate)才會是主流；至於手機應用處理器，則採用類似InFO的扇出晶圓級封裝(FO-WLP)、覆晶搭配嵌入元件的載板(FC in MCeP)封裝技術。 5G智慧型手機預計於2019年出貨，為手機市場帶來3%年增率；臉部辨識、智慧語音助理等智慧型手機AI功能愈趨成熟；汽車往智慧、聯網、安全、節能的發展趨勢；資料中心的資料量以27% CAGR的速度快速成長。聯發科副處長許文松指出，這些應用趨勢皆提升晶片高度整合的需求。然而成本、熱能、電磁干擾和電源雜訊等挑戰皆須從設計面來解決。 台積電處長王典從晶圓代工的角度，探討FCBGA、fcCSP與WLP三大主流封裝技術整合先進製程晶片時所面臨的挑戰。包含，因為基板的尺寸越做越大，但裸晶本身的尺寸卻沒有明顯成長所導致的熱膨脹係數(CTE)不匹配問題、雷射切割無法完全取代機械切割、晶片受到各種不當外力而導致角落破裂情形等，都必須透過材料選擇跟設計規則的改良來予以克服。 5G所使用的28GHz以上通訊頻段需採用收發器、射頻前端與天線完全整合在單一封裝內的超高整合度設計，以減少訊號損失。力成科技處長范文正指出，天線整合封裝(Antenna in Package, AiP)技術是關鍵。可以整合在封裝內的天線選擇有二，分別是Patch Array與Yagi-Uda。這兩種天線各有所長，為了提高訊號收發品質，業界未來應該會採用在單一封裝內整合兩種天線的設計。 在扇出型製程中壓縮成形製程容易造成裸晶位置偏移，SUSS MicroTec總裁Markus Arendt提出以掃描機(Scanner)取代步進機(Stepper)，透過鏡面角度的調整來進行補償，優化製程效率。 在晶圓研磨得越來越薄的趨勢下，如何盡可能不損壞晶粒，完成晶圓切割，對先進封裝來說無疑是一大挑戰，電漿切割這項新技術也隨之竄起。住程(SPTS)蝕刻產品經理Richard Barnett指出，相較於機械或雷射切割，電漿切割最大的優勢在於能夠強化裸晶的強度，且隨著晶圓研磨得薄，電漿切割的性能表現跟優勢也變得更加明顯。 除了扇出型封裝之外，先進封裝其實還有許多技術選擇。應材(Applied Materials)業務發展經理Avi Shantaram指出，近幾年來先進封裝技術呈現百花齊放的狀態，WLCSP、2D/3D FO、矽中介層、銅柱(Cu Pillar)、矽穿孔(TSV)等，各有各的特性。封裝業者必須按照應用對效能、成本的要求，選擇最適合的技術。 {{cta('c754009a-7077-41f6-9768-e2112f97039e')}} ASMPT資深技術顧問John Lau分析，在各種先進封裝技術中，FO有相當優異的生產效率，在晶圓上一次生產500個FO封裝是可行的，若是在面板(Panel)上，更可一次生產3,000個FO封裝。至於銅柱封裝，則可視為TSV的低成本替代方案。TSV的成本偏高，一直是該技術應用普及的主要障礙。英特爾跟超微共同發展的EMIB技術，前景也指日可待。ASMPT資深客服經理Chris Yeung進一步指出，先進封裝內部各晶片彼此的間距越來越小，因此在點膠/灌膠、打線時，均面臨黏性、拖尾(Tailing)的挑戰，業界必須導入製程控制系統來嚴密監控。 KLA-Tencor產品行銷經理Jeroen Hoet則指出，對先進封裝來說，製程控制的重要性確實越來越重要，特別是在晶圓切割後的檢查作業。由於採用先進製程的晶圓都帶有Low K材料，即便是使用雷射切割，也常會對Low K材料造成損壞，而且很多瑕疵是傳統光學系統無法檢測出來的，因此新一代的瑕疵檢測必須採用紅外線，而且必須對晶片上下跟四周做完整的檢測，才能抓到像髮絲裂縫、雷射切割破損這種小瑕疵。 Brewer Science先進技術研發執行總監Rama Puligadda與千住金屬焊接技術中心總經理島村將人分別介紹接合及焊接材料。其中一種由熱塑性塑膠層與固化材料層所組成的接合材料，可以在室溫下直接接合，並以機械或雷射剝離，減少對晶片造成損傷的機率；另外，在錫球尺寸越來越小的趨勢下，在焊膏中添加5wt%鎳球(Ni Sphere)，使用環氧樹脂保護焊接點，或採用添加鎳金屬的新合金材料來焊接，皆可強化焊接的強度。 從材料的角度看先進封裝，陶氏杜邦全球策略行銷總監Rozalia Beica認為，銅柱的微縮會是一個重要的發展趨勢，線距(LS)可望從10/10微米一路下探到2/2微米，而傳統的銲錫凸塊則將面臨物理極限，很難繼續微縮下去。交通大學陳冠能教授進一步指出，銅對銅直接接合必須滿足四個條件，分別是溫度、時間、擴散性與表面潔淨度。對半導體製程來說，溫度跟時間尤其重要。 最後，慧盛材料(Versum Materials)總經理陳天牛則指出，從永續發展的角度出發，半導體耗材都必須盡可能回收、重複利用，而且要更安全，不管是光阻清洗劑、蝕刻液、研磨液都是如此，這不僅是材料供應商的社會責任，也是業界共同努力的方向。 隨摩爾定律推進即將放緩，異質整合技術將帶領半導體產業邁入下一個成長高峰，今年 SEMICON Taiwan 國際半導體展從IC設計、記憶體、先進封裝、材料及先進測試等多元面向，規劃一系列主題展區及活動，帶你了解最全面的異質整合技術趨勢。除「異質整合創新技術館」有日月光等半導體領導大廠展出最新異質整合技術應用外，年度最重要半導體先進封裝技術論壇—「SiP 系統級封測國際高峰論壇」，以及首次在台灣舉辦的「SMC 策略材料論壇」將分別在9月17日-9月20日陸續登場，探討異質整合的先進封裝型態如何驅動更強大的5G及AI多元應用，以及新興材料將在半導體製程愈來愈複雜的今天扮演什麼樣的重要角色。查看詳細議程及講師陣容 8月20日以前完成論壇線上報名，可享8折早鳥優惠，呼朋引伴湊滿5人一起報名，還可額外再享9折。立即點擊以下 "立即報名”按鈕，便能快速登入直接報名展覽及論壇喔！ {{cta('5c6ba609-3947-42e2-bff7-156a9f509c5f')}}

-SiP Global Summit 2018系統級封測國際高峰論壇會後花絮 AIOT、5G和網路的發展將持續便利人們的生活，也都需要小型化、高密度的系統級封裝和高效能運算封裝技術的協助，系統級封測國際高峰論壇 (SiP Global Summit 2018) 第二天演講陣容同樣精彩，邀請到包括台積電、日月光NVIDIA、Lam Research、EV Group、UCSB、Teradyne、Technoprobe、KLA-Tencor、工研院等10多位產業界資深與重量級講師。 日月光院士兼資深技術顧問 William Chen 為活動發表產業趨勢時指出，已經解散的國際半導體技術發展藍圖 (International Technology Roadmap for Semiconductors, ITRS) 過去為半導體技術發展提供重要參考依據，但進入後摩爾定律時代後，異質整合藍圖 (Heterogeneous Integration Roadmap, HIR) 將接棒，建立全球產業共通語言，加速半導體產業實現異質整合的優勢，發展更高效能、更低延遲、更小尺寸、更低功耗與更低成本的技術與產品。 工研院駱韋仲博士與NVIDIA產業應用業務發展Jerry Chen分別探討在半導體製程愈加複雜的趨勢下，如何以IoT及AI等技術應用優化流程，有效提升問題檢測的精確度，並簡化資料判讀的複雜度，例如：使用深度學習網路可進行諸如光蝕刻中的熱點預測。 日月光集團副總經理洪志斌表示新3C應被定義為「蒐集(Collect)」，包括生物感測、光達/雷達、動作/手勢、光/影像、聲音辨識等；「連結(Connect)」，包括毫米波、4G/5G、WiFi、低功耗藍牙、有線通訊/矽光子(Si Photonics)等；及「運算(Compute)」，包含AI與機器學習(Machine Learning)、網路/伺服器處理器、下世代記憶體、車用MCU與通用性MCU等。而受到這些新興應用的驅使，先進封裝技術的發展也以效能、尺寸、功耗、成本為導向。以SESUB(Semiconductor Embedded in substrate)為例，封裝尺寸約縮小80%、散熱改善9%、電與光學特性改善5%。 而Lam Research技術專家暨技術行銷資深經理Chee Ping Lee則就矽穿孔(Through Silicon Via, TSV)市場和技術進行分析，先進封裝技術對行動市場具高度重要性，可以持續降低產品尺寸、成本、強化功能整合與效能提升。使用2.5D/3D TSV技術發展與AI、VR、AR和汽車應用相關的新興市場。應用TSV技術的晶圓數量2021年將較2018年增加2.5倍，而高頻寬記憶體(High Bandwidth Memory, HBM)、矽中介層(Si Interposer)、CMOS影像感測器(CMOS Image Sensor, CIS)堆疊將驅動TSV技術的發展，以改善晶片封裝效能。 EV集團執行技術總監Paul Lindner也提到SiP的異質整合，低階應用以微機電元件(MEMS)與特殊應用積體電路(ASIC)為主，而中階的應用以影像感測器與邏輯電路為主，高階應用則以3D堆疊記憶體、矽中介層、3D SoC與矽光子(Si Photonics)等。晶圓接合(Wafer Bonding)為3D IC整合的關鍵步驟之一，此製程是將晶圓進行對準(Alignment)及接合(Bonding)，以實現層對層之導線連接(Layer to Layer Interconnections)，常見的方法包括熱接合(Thermal Bonding)以及熔融/混合接合(Fusion/Hybrid Bonding)等，不同方法各有其要點與使用時機、特性等。 近年來，在測試自動化中應用機器學習越來越普遍。加州大學聖塔芭芭拉分校(UCSB)電機與計算機工程系主任暨教授王立中發表AI助理測試和診斷，透過智慧工程助理(Intelligence Engineer Assistant, IEA)，協助工程師解讀製程報告資料、分析工作流程、發現問題或解決方案並生成簡報，透過產量優化作為範例來說明系統架構。並介紹於汽車生產線上應用的成果，討論作為產品工程師情報助手的AI系統開發，未來也將應用於更多人機互動與協作領域，協助發展智慧助手應用。 台積電DTP總監呂士濂以記憶體系統趨勢與挑戰為題，記憶體層次結構是橋接運算和記憶體之間差距的有效方法。CPU、GPU、TPU的記憶體架構各自不同，共同的趨勢是頻寬與運算能力持續成長，在頻寬成長部分有幾個重點，記憶體運作頻率提升、資料匯流排速度更快、晶片內建記憶體容量提升、運作電壓改變、更低的記憶體反應時間等，然而對於消費者或使用者來說，效能的提升必須同時有效改善使用者經驗。 Teradyne副總裁暨總經理徐建仁在ADAS系統製造挑戰中提到，近年汽車電子發展迅速，車輛搭載電子元件的數量與比重不斷提升，車用電子元件安全性要求較智慧型手機這類消費性產品高，所以平均每個元件測試所需時間超過200秒，是智慧手機元件的22倍，測試流程也更為複雜，因此整體系統測試所需時間也較智慧手機增加40%，需要廣泛的設備和ECU測試解決方案，以確保ADAS產品在運行中的安全。因此車用電子元件需要導入可測試性設計(Design for Test)，並規劃系統級測試(System-Level Test)以完善系統測試需求，並有效降低測試成本。而整合電路驗證對整體系統品質非常重要，ADAS的市場需求可延伸到生產和系統級測試。 {{cta('c754009a-7077-41f6-9768-e2112f97039e')}} Technoprobe研發與製程工程研發經理Emanuele Bertarelli發表測試和診斷細間距晶圓與前瞻封裝，堆疊式多晶片元件種類多樣，例如2.5D和3D堆疊IC、扇出式晶圓級封裝(FOWLP)等。晶片間互連是採用大陣列細間距微凸塊技術，為確保高複合堆疊產量並降低成本，通常需要在堆疊之前測試這些模具。Technoprobe與IMEC合作投入研究，使用TPEG MEMS型垂直探針卡評估40μm間距的JEDEC Wide-I/O2微凸塊陣列的直接探測能力。IMEC開發了一種用於微凸點探測的專用線上測試裝置。因此高整合晶片未來必須透過更精準/精細探測技術，以驗證晶圓設計與效能的表現。 KLA-Tencor資深行銷總監Stephen Hiebert提出高密度扇出SiP應用的缺陷檢測，半導體產業製程微縮已漸至極限，摩爾定率逐漸失效，半導體產業更加關注創新封裝解決方案的發展。扇出型晶片級封裝(Fan-Out WLP)是實現系統級PPAC(功率、性能、面積、成本)目標的主要技術平台之一。高度整合造成封裝尺寸越來越大，也因為整合的元件數量多，封裝尺寸提升到25mm左右，良率將降低到90%。同時，使用的導線重新分布層(Redistribution Layer, RDL)因應晶片設計複雜度，層數也有增加的趨勢，使用三層RDL的封裝，晶片良率更將下跌到78%左右。FO-WLP製造商需要採用較小RDL檢測解決方案，目前KLA-Tencor已推出高解析度2微米RDL缺陷檢測解決方案，未來將積極開發小於2微米的RDL技術。 日月光資深處長黃俊傑在SiP測試與挑戰的演說中表示，提高微電子系統性能和功能的需求將繼續推動超越摩爾定律的發展。將各種元件(如處理器、記憶體、感測器、致動器、被動元件、RF射頻元件和光學元件)以各種技術整合到單一封裝中成為產業趨勢，系統級封裝SiP含有較過去更加複雜的多種構裝技術，也帶來前所未有的測試挑戰。產業概況與過去也有所改變，包括：更多系統公司投入晶片開發如Apple、Google；SiP測試流程改變，AI機器學習可協助篩檢相關數據；測試方法改變；測試設備也改變，更多高階技術需要更多新設備進行測試，在最終測試階段，除了傳統的參數測試之外，系統級測試也變得更加重要。 隨摩爾定律推進即將放緩，異質整合技術將帶領半導體產業邁入下一個成長高峰，今年 SEMICON Taiwan 國際半導體展從IC設計、記憶體、先進封裝、材料及先進測試等多元面向，規劃一系列主題展區及活動，帶你了解最全面的異質整合技術趨勢。除「異質整合創新技術館」有日月光等半導體領導大廠展出最新異質整合技術應用外，年度最重要半導體先進封裝技術論壇—「SiP 系統級封測國際高峰論壇」，以及首次在台灣舉辦的「SMC 策略材料論壇」將分別在9月17日-9月20日陸續登場，探討異質整合的先進封裝型態如何驅動更強大的5G及AI多元應用，以及新興材料將在半導體製程愈來愈複雜的今天扮演什麼樣的重要角色。查看詳細議程及講師陣容 8月20日以前完成論壇線上報名，可享8折早鳥優惠，呼朋引伴湊滿5人一起報名，還可額外再享9折。立即點擊以下 "立即報名”按鈕，便能快速登入直接報名展覽及論壇喔！ {{cta('5c6ba609-3947-42e2-bff7-156a9f509c5f')}}

-SiP Global Summit 2018系統級封測國際高峰論壇會後花絮 行動、高效能運算(HPC)、汽車和物聯網(IoT)為未來半導體產業四大成長引擎，而人工智慧(AI)和5G技術是推動上述應用成長的關鍵因素。效能、耗能、尺寸及成本已成為這些中高階應用共同面臨的挑戰，而具高度晶片整合能力的先進封裝技術便受惠於目前的市場趨勢。 根據Yole Développement的報告指出，扇出封裝技術與3D晶片堆疊封裝技術2021年以前皆將分別以43%及49%的年複合成長率成長。今年SEMICON Taiwan國際半導體展期間所舉辦的一年一度系統級封測國際高峰論壇 (SiP Global Summit) 邀請半導體產業封裝領域多位重量級講師，從包括IC設計、晶圓代工、高頻寬記憶體、EDA工具、光學互連及製程工具等面向探討半導體先進封裝最新技術發展及市場趨勢。 半導體產業將進入Si 4.0時代，也就是虛擬摩爾定律經濟(Virtual Moore’s Law Economy, VME)將由3Dx3D半導體帶動異質整合設計系統架構(Heterogeneous Integration Design Architecture System, HIDAS)的發展，許多異質性的晶片將整合在同一個封裝中，包括邏輯電路(Logic)、射頻(RF)電路、MEMS(微機電)、感測器(Sensor)等，透過與AI、物聯網或5G等技術，可延長摩爾定律經濟，讓半導體產業持續前進。鈺創科技董事長暨創辦人盧超群表示，異質整合將成常態，以一個手持式360度相機為例，該產品體積僅掌心大小，但卻擁有可即時串流高畫質影像並且省電的功能特性。 聯發科副總經理高學武以7奈米(nm)的鰭式場效電晶體(Fin Field-effect transistor, FinFET)為例，指出先進製程的發展使IC設計周期與成本大幅提升。7奈米的設計週期是28奈米的兩倍，設計成本超過3億美元，5奈米更將突破5億美元。面對同一封裝內不同電路間要求訊號路徑更小(Small Loop)、更大頻寬(More Bandwidth)、更低耗電(Less Power Consumption)，晶片尺寸更薄與更小，SiP系統級封裝技術將有機會解決間距(Finer Pitch)、訊號與電源完整性(Signal/Power Integrity)、散熱(Thermal)、整合性(Integration)、及成本控制等挑戰。 台積電整合連結與封裝副總經理余振華提出，台積電的整合型扇出(Integrated Fan-Out, InFO)封裝技術可提供最具競爭力的尺寸、輻射防護、成本和效能表現，適用於低功耗、良好散熱、緊湊尺寸和高頻寬的行動通訊應用，如智慧型手機、可攜式裝置和物聯網等產品，未來10、7奈米技術節點也將導入InFO封裝技術。而針對高效能運算應用，如雲端AI、網路資料中心等，則以CoWoS(Chip on Wafer on Substrate)技術，將邏輯晶片和DRAM放在矽中介層(Interposer)，然後封裝在基板上。藉由搭配行動記憶體，使整合晶片可提供優化的系統效能，更小的產品尺寸，並且改善晶片之間的傳輸頻寬。未來也將整合上述兩個技術發展系統級整合晶片SoICs(System on Integrated Chips)。 AI與5G的發展將推動晶圓級整合技術，然而傳統的實作和分析技術遠遠超出了系統架構所要求的容量和性能限制。Cadence研發副總經理Saugat Sen表示，透過EDA產業提出的解決方案和趨勢，以克服當前對於容量(Capacity)、連接(Connectivity)、延遲(Latency)、電池壽命(Battery Life)、安全(Security)與可靠性(Reliability)等設計挑戰，並抓住新的運算趨勢所帶動的產業商機。 高頻寬記憶體(High Bandwidth Memory, HBM) 未來成長潛力十足，預計2017~2022年複合成長率(CAGR)高達112%。SK Hynix HBM業務部副總經理沈大用指出，記憶體在高效能運算應用的趨勢包括：異質架構與系統、即時資料運算、更大的資料群組、更高能量效率等，先進的HBM架構之下，DRAM電晶體效能預計將達到3Gbps，因此利用3D矽穿孔(TSV)封裝技術有助於縮小晶片尺寸，解決因高速存取與多層堆疊容量所產生的耗電與散熱問題。預計HBM2架構產品2019年就可以95%的良率正式量產。 {{cta('c754009a-7077-41f6-9768-e2112f97039e')}} 5G技術與效能需求也是帶動未來半導體技術發展的火車頭之一，高頻毫米波就是其中一大重點。台積電技術研發處長王垂堂指出，天線尺寸與無線電頻率成反比，頻率越高天線尺寸越小，而天線尺寸小於5mm以下，就必須採用封裝天線(Antenna in Package, AiP)，而頻率約在16~18GHz以上，天線尺寸就小於5mm，可以說未來5G高頻天線設計主流就是AiP。 全球甫進入data-centric的世代，由機器所產生的數據，未來占整體儲存數據比率的9成，網路資料等比級數的成長，也造成近年資料中心應用的成長。Luxtera工程副總Peter De Dobbelaere說明，將光通訊元件與積體電路整合的矽光子(Silicon Photonics)模組，隨著資料中心資料量不斷成長，將更扮演舉足輕重角色，其市場規模在未來上看數十億美金。但耗電、傳輸速率、傳輸距離、互連密度及良率與成本仍有面臨挑戰。 Ranovus先進矽架構師Andy Knights則剖析大型資料中心光纖互連技術挑戰，資料中心交換機未來的發展趨勢為51.2Tb/s和102.4Tb/s，相關裝置須提高電氣和光學I/O速度以及更高階的光學調變格式和前瞻雷射光源。資料中心內部互連受到嚴格的能源和成本目標的限制，因此網路交換器系統的區隔和元件封裝是實現能量和成本目標的關鍵。 台灣應材(Applied Materials)全球封裝資深處長藍章益指出，先進晶圓級封裝在不同的應用技術發展趨勢，行動晶片將從封裝層疊(Stacked Package on Package, PoP)進化為不用打線可採用多應用處理器的Substrate by Substrate(SbS)類型封裝；網路晶片則會進化為採用RDL中介層(Interposer)，以改善效能並降低成本；記憶體堆疊則會由打線連結方式改為TSV，以降低功耗並縮小封裝尺寸。 在製程優化方面，以重分布製程(RDL)來說，目前能量產的線寬線距是10µm/10µm (Line/Space)，但用於扇出型晶圓級封裝(Fan Out Wafer Level Package, FOWLP)的下一代元件需要將重分布製程(RDL)間距降低至1x1μm甚至更低。Atotech研發經理Ralf Schmidt指出，隨著RDL銅線的直徑和間距的縮小，機械性能變得越來越重要，結合高純度銅沉積跟採用強固成分配方的基板，被認為是未來L/S小於5微米的多層RDL技術的關鍵參數。以物理氣相沉積(Physical Vapor Deposition, PVD)製程來說，在先進封裝中面臨的挑戰包括更長的脫氣時間、更小與更緊湊的顆粒規格、阻容延遲與金屬化的形狀如平坦度等。力鼎精密總經理賴炫宇表示，藉由協作開發模式，不僅可以節省建置成本，更能針對問題優化生產效能。 隨摩爾定律推進即將放緩，異質整合技術將帶領半導體產業邁入下一個成長高峰，今年 SEMICON Taiwan 國際半導體展從IC設計、記憶體、先進封裝、材料及先進測試等多元面向，規劃一系列主題展區及活動，帶你了解最全面的異質整合技術趨勢。除「異質整合創新技術館」有日月光等半導體領導大廠展出最新異質整合技術應用外，年度最重要半導體先進封裝技術論壇—「SiP 系統級封測國際高峰論壇」，以及首次在舉辦的「先進測試技術論壇」，包含高通 (Qualcomm) 資深技術副總 Michael Campbell、經濟部技術處新世代通訊技術推進辦公室張麗鳳技術長等全球、英特爾創新科技 (IITL) 謝承儒總經理等全球產、官、學、研代表，將聚焦5G及AI輔助先進測試技術發展趨勢，並進一步深度剖析如何克服未來半導體測試所面臨的挑戰。

未來隨著運算需求成長與使用場景的複雜化，對晶片的功能都將更加嚴苛，但晶體微縮的製程已經逐漸逼近物理瓶頸，全球晶圓代工廠轉向多維度的製程技術，講求如何將多個異質運算單元（晶片）整合至單一晶片，讓系統單晶片的體積更小、功能更強 ── 這項「異質整合技術（Heterogeneous Integration）」將是未來十年的發展主流。 異質整合技術將 IC 設計、製造及封裝的層次從2.5D提升到3D，能夠在系統單晶片（SoC）整合更多的異質元件，使單一顆晶片具備更多的功能，由於縮短運算單元彼此之間的物理距離，晶片效能與功耗也能因此提升，但考量到短期內製程良率不高，成本較為昂貴，初期只會應用在利潤較高的核心產品，長期來看由於其具備提高效能、縮小體積與提升電池續航力等優點，未來將被大量應用在終端消費產品。 行動裝置尋求下個世代的突破 對於成長已經邁入停滯的智慧型手機產業，開發商正透過 AI 技術在軟體層面進行創新： AR實境 、計算攝影、影像處理、人臉辨識等等的應用呈現爆發式成長，為了捕捉更多的場景數據讓軟體進行推論，除了核心的系統單晶片（SoC），智慧型手機機構設計上必須在有限的體積塞入更多的感測器，例如鏡頭、距離、壓力、方向感測器以及其他感測晶片。 然而傳統的 SoC 晶片處理 AI 演算的效能低落，為了提升裝置上的運算速度，獨立 AI 運算單元已經成為趨勢，上述額外元件所產生的高負載運算還需要搭配充足的記憶體頻寬才能順暢運作── 行動裝置持續追求輕薄的趨勢之下，同時加入更複雜的元件並克服體積限制，對晶片設計構成很大的挑戰。 針對上述的問題，「異質整合」提供了潛在的解決方案，擺脫過去只能部分堆疊的 2.5D 架構， 3D 系統級封裝技術將整合處理器、記憶體、類比晶片、電源管理、 MEMS 感測器以及數據機晶片，將多項的異質運算單元（Die）疊合成單一晶片，創造更多 IC 設計的可能性，朝「單獨系統（Stand-Alone Systems）」的理想更靠近一步，意思是單晶片即可單獨運作所有所需的功能，不須仰賴外部的元件。 異質整合不只停留在概念階段， 5G 世代推動筆記型個人電腦的「常時連網（Always Connected）」概念成為顯學，為了達到更好的連線效能與更低的待機耗電量，以支援未來高端用戶追求低延遲飆速連網的各種沉浸式體驗，傳統的 2.5 D 晶片佈局已經無法滿足。 為此英特爾（Intel）於 2019 年推出 Foveros 架構，標榜 3D 系統級封裝，根據架構圖， Intel 在底部的封裝層上方透過主動式中介層（Active Interposer）連接大小核處理器與數據機晶片，並透過 PoP （Package on Package ）技術再往上加一層記憶體，創造出堆疊式的 3D 封裝架構，預計在 2019 下半年量產，預期將使得筆電上網的發展正式邁入 5 G 時代。 未來除了傳統的處理器、影像處理器，單一晶片還預計整合 5G 數據機、 AI 推論加速晶片、記憶體以及多項感測器等等的異質元件，為 AI 應用、 5G 以及邊緣運算（Edge Computing）實現更高的效能和功能性。 醫療及穿戴式裝置探索新的可能性 穿戴式裝置早已普及於醫療產業，用來輔助偵測病患的各項健康數據，例如心跳、體溫以及血氧濃度等生理現象。隨著智慧醫療發展，醫療用的穿戴式儀器正從類比訊號偵測朝向數位化發展，原理是透過感應裝置監測全身的健康狀況，將類比資料轉換為數位資料，傳送到裝置進行記錄跟分析，除了協助醫師進行診斷，平日累積的數據也能提供比到醫院進行一次性檢驗準確度更高的參考基礎。 舉例來說，Apple Watch 具備心跳偵測、心電圖及摔倒偵測功能，加上蘋果最新推出的血糖偵測器，穿戴式裝置儼然成為小型的醫療數據中心，醫療產業將是穿戴式裝置的下一個潛在市場。 醫療用數位穿戴式裝置除了運算元件，還要加裝眾多的感測器以偵測人體數據，不可避免增加體積與重量，然而穿戴式裝置必須密切貼合人體皮膚，舒適感也非常重要，另外也要考慮到長時間配戴的使用需求，功能跟續航力如何取捨一直是難以克服的問題。 同樣地，「異質整合技術」可以將多項 MEMS 感測器直接整合進系統單晶片中，賦予單一晶片更多的感測功能，縮小所需的晶片體積，讓穿戴式更輕、更薄，即使使用者長時間穿戴也不會感覺到負擔── 多晶片整合至單一晶片的構想下，未來系統單晶片不只是體積更小且功能更多，功耗上的改進也有助於提升裝置續航力，預期將為萬物聯網時代下更多元應用環境的挑戰提供完美的解方。 有感於異質整合已成為半導體產業持續維持成長動能的引擎之一，全球第二大國際半導體展SEMICON Taiwan今年將從先進封裝、測試、化合物半導體、矽光子等角度切入，規劃異質整合主題展區及舉辦多元活動，並同期舉辦「SiP Global Summit系統級封測國際高峰論壇」、「SMC Taiwan策略材料高峰論壇」，分別探討異質整合在先進封裝技術及創新材料上的發展機會與挑戰。想深入了解異質整合技術未來的技術發展與應用市場，免費報名SEMICON Taiwan，到展場一窺究竟！

在穿戴式裝置、智慧家庭與物聯網領域，可折疊、延展伸縮的軟性混合電子已被大量應用，然而在技術上仍有許多議題待突破。SEMI軟性混合電子產業聯盟 (SEMI-FlexTech) 於今年舉辦第 2 屆FLEX Taiwan 2019 「軟性混合電子國際論壇」，邀集產、官、學、研代表，針對軟性混合電子最新製造與技術進行討論。 工研院電光所組長邱世冠認為，第一代的穿戴式裝置是設法把電子裝置配戴在使用者身上，第二代穿戴式裝置則進步成智慧衣。全球智慧衣市以年增率33%的速度急遽成長，即將在2026年達到32.6億美金的驚人市場規模。但即使如此，市場上的產品仍有許多技術尚待克服，比如準確性、可信賴度、缺乏產業標準，以及使用者對輕量化與低功耗的渴望。光以準確性為例說明，衣服上的皺褶、使用者運動時造成的位移、出汗、油脂對量測結果的影響，對於現今技術來說都是挑戰。第一代軟性AMOLED在2016年公佈，彎曲半徑可達3mm，折疊20萬次。邱世冠認為，下一代的軟性AMOLED的技術改良許多，在彎曲半徑達30mm的情況下摺疊10萬次，電阻變化仍可小於10%，更多元的應用將可被期待。 杜邦軟性顯示商務發展總監Francesco Lemmi則開門見山指出，軟性顯示器的材料研發最大挑戰在於靈活度與耐用性的兩難抉擇。可折疊的行動裝置已經問世了，為了達到可折疊的目的，目前業界通用的做法是，在顯示模組外逐次加上聚酰亞胺（PI）與塗佈硬化，以堆疊的薄膜材料取代了傳統玻璃基板。然而，這個做法並不完美，引發一些潛在問題，如軟性OLED顯示材料的耐衝撞性，可折疊開闔的次數限制...等。為了達到可折疊又耐用的目標，Lemmi認為還需要開發更多新材料來解決這些問題。 拆解穿戴式裝置，可發現內部有五到七成的空間，是用於安裝電池。傳統電池形體笨重，配戴時的拘束感很難讓使用者感到舒適，針對此痛點，麗能電池( Lionrock Batteries)創辦人暨執行長楊文勇介紹了奈米纖維鋰電池，技術上可突破至小於兩公厘的超薄厚度，並可彎曲至半徑20mm的延展性，亦可支援高電流。以最常見的智慧手表來說，可以把電池與錶帶整合在一起，大幅降低了穿戴裝置的體積，同時提升服貼性，未來的應用可能將超出現今想像。 軟性混合電子亦驅動了印刷電子產業市場蓬勃發展。Brewer Science亞洲商業開發總監汪士偉認為，全球印刷電子產業市場將於2023年成長14.9%。與傳統電子零件相比，印刷電子的製造速度更快、尺寸更精確，也因為可撓材質，可以更客製化而吻合於實際用途。舉例來說，軟性印刷電子減輕了電子零件的重量級體積，讓汽車或無人機上可安裝更多的感測裝置。 FLEX Taiwan 軟性混合電子國際論壇暨展覽共吸引超過270位來自智慧醫療、電子紙、顯示器、系統整合、車用電子、紡織、穿戴式裝置、航空電子等超過30個不同領域的相關從業人員參加，可窺見軟性商機已慢慢萌芽。SEMI-Flextech 也將持續經營軟性印刷電子議題，透過產業委員會及更多系列論壇及活動，協助建立產業共識，促進技術的演進，幫助業者在藍海市場中找到利基點。參與SEMI-Flextech軟性混合電子平台，或了解更多相關活動，請洽SEMI。

台灣發展LED產業已經有幾十年的歷史，過去的應用相當集中在照明領域，因此各家廠商都將產品發展的重心放在提高發光效率、創造經濟規模這些面向上，而這也使得LED產業過去和其他半導體領域的互動不多，因為LED跟一般使用矽材料的半導體，在製程技術、材料特性上有很大的不同。然而，隨著LED可見光、不可見光及物聯網應用產品的發展，LED元件產業正面臨市場應用全面調整的階段，業界關注的重點已跳脫過去專注於照明事業的框架，逐步往和半導體產業跨界合作與異業整合的國際趨勢發展。 拓展光電事業布局　光寶展開轉型大計 LED產業的競爭趨於白熱化，光寶科技光電事業群執行長莊遠平語氣堅定地指出，「公司必須有對應的轉型升級作為」。目前光寶正在積極推動事業結構轉型，將觸角延伸到其他光電半導體領域，以便打開新的應用市場。但光電半導體是光/電訊號轉換的元件，除了光學元件之外，還有電子元件、機構件等，製造商必須具備光、機、電、熱的整合能力，這使得光寶意識到，公司必須加強跨領域人才培育，並且與電子領域的其他產業保持密切的溝通與交流。 另一方面，矽半導體因摩爾定律的發展逼近極限，產業開始思考如何在製程微縮之外另闢蹊徑，嶄新的設計架構因而誕生，其中「異質整合」的概念開始盛行。莊遠平認為，在異質整合的時代，各種不同功能的晶片會透過封裝或其他技術整合在一起，使單一元件的功能變得更強大，他舉例，如感測器和LED或通訊晶片的結合、矽光子等，都是「異質整合」的案例，而這個趨勢將使得半導體的產業分工隨之大幅改變，價值鏈的排列組合也重新調整與洗牌。 走出照明市場　LED核心技術應用路更廣 在LED的核心業務領域，雖然面對激烈的產業競爭，莊遠平仍信心滿滿地表示，公司已有一套完整的應對策略，「未來將把心力放在提升產品的附加價值上，例如結合雲端物聯網技術，發展出以人為本的智慧照明，讓人類的生活更舒適。」此外，光寶也積極布局不可見光LED，這些LED包含更短波長的UV LED，以及長波紅外線LED等，這些不可見光LED可以廣泛應用在光通訊、感測與生醫等領域，在人工智慧方興未艾之際，擁有潛力無窮的發展空間。 LED產業另一個值得注意的應用趨勢是朝向顯示化發展。目前LED顯示已經商用化，未來還會逐步朝Micro LED發展。莊遠平語帶肯定地說，「LED將不再只是單純的發光元件，而是具有核心技術的高附加價值產品」，他舉例，如自駕車、智慧機器人、新式影像科技、虛擬實境裝置、生物辨識、健康照護、智慧城市等涉及光電半導體應用的智慧創新領域，都將是光寶LED技術布局的範疇。 「其實光寶早在幾年前就已經看出上述發展趨勢」，莊遠平娓娓道出，因為光寶秉持著開放的心胸，很早就洞察到光電半導體終端應用的市場發展軌跡，因此毅然決然決定進行轉型升級，推動差異化策略，以可「共用」、「延展」的核心技術，專注開發各種目標領域，並且做到極致。在公司內部組織層面，光寶也早已持續透過內部會議、工作小組等方式，向組織內所有成員溝通公司的具體策略方向，以凝聚團隊的向心力。 加強研發、應用與創新 朝解決方案提供者邁進 談及光寶轉型升級的具體策略，莊遠平眼神中閃耀著自信的鋒芒。「我們擴大招募與培育人才，加強產品研發力，同時著重終端應用、創新與開創等三大領域，從需求端著手深入了解市場實際需求，從解決問題的角度設計出符合市場期待的產品，從『零組件供應商』轉型成為『問題解決方案的提供者』，以提高品牌與產品的附加價值。」莊遠平以格外堅定的口吻強調，「轉型升級」是光寶光電事業群當前最重要的工作，未來光寶不僅關注LED，也會將更多心力放在布局可以帶來更多成長與延伸的創新應用領域。 而光寶朝光電半導體解決方案提供者邁進的決心，也是光寶決定加入SEMI的主要原因。莊遠平談到SEMI語帶肯定，「SEMI是半導體產業鏈中相當重要的交流平台，藉由參與SEMI舉辦的各項活動，光寶一方面可以掌握異質整合關鍵技術的發展方向，也可以串聯半導體設備跟材料廠商。」 SEMI長期以來秉持著「強化連結、加深合作、引領創新」三大宗旨，連結國際技術發展趨勢及台灣競爭優勢，並協助產業間的跨界整合與異業合作，讓半導體產業可以順應科技的發展與終端應用的趨勢持續繁榮與延續技術的創新動能，而這也正是光寶轉型所需要的助力。此外，光寶耕耘已久的產學合作、人才培育政策，正好與SEMI近年來努力透過人才發展計畫培育產業新血的目標不謀而合。莊遠平也期許，「未來期待能借重SEMI作為跨產業交流平台的優勢，讓光寶與其他半導體產業鏈的互動及合作更緊密，以匯聚產業間的最大力量，帶動發展並創造新的光電半導體產業價值。」 光電半導體應用崛起 SEMICON Taiwan展示最新技術 SEMICON Taiwan國際半導體展今年將於台北盛大登場，今年針對光電半導體相關主題除規劃光電半導體專區，更打造一系列精采活動，包含功率電子暨光電半導體技術論壇、產業聯誼午宴，邀請來自SEMI產業委員會的管理階層菁英以及海內外代表性的業者進行深度的技術交流與聯誼互動；此外，首次粉墨登場的「化合物半導體創新應用館」，將針對Powertrain、3D Sensing以及LiDAR RADAR等三大核心技術邀請到如穩茂、漢磊、IQE等大廠展示最新的相關技術，並於展場中實車展示最新的BMW電動車。透過一系列精彩又豐富的內容，今年SEMICON Taiwan完整串聯從設備材料、設計、製造、封裝到系統的光電半導體廠商，預期將能激發光電元件未來更多元的應用發展。

在IC設計領域裡，電子設計自動化（Electronic Design Automation, EDA）工具可說是實現半導體技術創新不可或缺的助力。在大數據驅動的人工智慧浪潮下，市場對裝置功效與結構需求日趨嚴苛的趨勢也使EDA工具在設計端所扮演的角色更顯舉足輕重，為協助產業提升競爭力並尋求發展契機，SEMI（國際半導體產業協會）於日前舉辦「電子系統設計產業聯盟貴賓酒會暨專題座談」。 5G、AIOT、高速運算及機器學習等新興應用為未來3-5年的半導體產業帶來巨大的晶片需求及市場機會，然而同時技術上的挑戰也伴隨而生。這次的活動十分難得能邀請到台灣大學電機系闕志達教授於擔任主持人，與益華電腦、明導國際、新思科技等全球前三大EDA公司及IC設計領導廠商瑞昱半導體等產業代表進行一場激盪創新的對話，從不同的面向針對IC設計產業的機會與挑戰進行專題討論。 隨摩爾定律逐漸走向物理極限且全球系統廠商紛紛踏入IC設計領域的情況下，擁有特定領域（Domain Specific）的晶片結構及程式語言設計能力與知識將是企業在下個世代持續獲利的關鍵。明導國際全球副總裁暨亞太區總裁彭啟煌指出，從智慧型手機、家電，到汽車、飛機及各類機械設備，當今的工業電子產品對複雜的嵌入式電子系統的應用都在持續增加，而EDA工具客戶也不再侷限於傳統半導體晶片設計公司，而是轉變成橫跨不同產業之系統供應商。然而，唯一不變的是EDA工具將持續協助客戶達成及時上市時間，複雜設計、驗證及模擬流程，同時滿足市場對產品功能與功耗的要求。 新思科技全球資深副總裁暨亞太總裁林榮堅進一步指出，在數位智能（Digital Intelligence）時代，解決功能(Performance)、功耗(Power)及尺寸(Area)上的挑戰，同時降低成本、在複雜結構中找出錯誤並修正，最終加速設計流程，背後重要的工具就是 EDA。 研調機構Gartner預估，2020年全球聯網設備將達260億台，市場規模1.9萬億美元，其中智慧車將是最大宗的應用，未來單台車上所裝載的電子零件占比將突破50%。瑞昱半導體資深處長吳奇峯也從EDA工具使用者的角度剖析，先進駕駛輔助系統需透過穩定、高頻寬的網路串連感測器、儀表板、方向盤，並將資料傳送至車載處理器進行即時運算，創新與高階IC 需求遂因應而生，設計的複雜度即對可靠性要求也更勝以往。 最後，SEMI全球總裁暨執行長Ajit Manocha重申EDA工具的重要性，並強調設計是半導體創新與製造的基礎。SEMI透過與ESD Alliance（電子系統設計產業聯盟）簽署合作備忘錄，期望整合兩個組織的資源，加強SEMI全球會員與半導體設計業者間的連結，為智慧運輸、智慧製造和智慧數據等應用領域帶來全新的洞察，加速技術的開發，為晶片設計相關業者創造更多合作機會與商機。 SEMICON Taiwan國際半導體展為龐大商業合作的重要平台，2019展覽即將正式開始～ {{cta('c754009a-7077-41f6-9768-e2112f97039e')}} 今年SEMICON Taiwan 2019國際半導體展將於9月18日到9月20日於南港展覽館一館舉行。面對未來人工智慧多元應用下所產生無所不在的運算需求，9月19日登場的「智慧數據國際高峰論壇」及「量子運算論壇」邀請到 Facebook 副總裁 Shahriar Rabii，以及 ARM 市場行銷副總裁 Ian Smythe等國際重量級產業意見領袖，針對創新晶片架構的技術挑戰與機會分享獨到見解。 8月20日以前完成論壇線上報名，可享8折早鳥優惠，呼朋引伴湊滿5人一起報名，還可額外再享9折。立即點擊以下 "立即報名”按鈕，便能快速登入直接報名展覽及論壇喔！ {{cta('5c6ba609-3947-42e2-bff7-156a9f509c5f')}}

生活中不論是手機、電腦還是資料中心的伺服器，其中的數據都仰賴半導體晶片進行運算，過去十幾年晶片效能都靠著半導體製程的改進而成長：透過更先進的製造工藝，在相同單位面積的晶片上刻置入更多的電晶體，藉此在體積不增加的前提下提升晶片的效能與功耗表現。 當半導體先進製程邁入 7奈米(nm) ，展望 5nm ，電晶體大小不斷接近原子的物理體積限制，電子及物理的限制也讓先進製程的持續微縮與升級難度越來越高，而為了要跳脫瓶頸，投資在研發的成本也隨之呈跳躍式的成長，使得晶片的效能陷入成長趨緩的態勢，許多分析師甚至因此認定半導體業不久即將面臨成長瓶頸，過去被認為堅不可摧的「摩爾定律」也即將告終。 事實上，業界早已轉向尋找其他的可能性，解決辦法就是從晶片的布局設計著手，例如將原先單層的晶片朝向多層晶片堆疊發展，也就是廣義上的「3D 晶片設計」，例如英特爾（Intel）便發展出「Foveros 架構」：將 CPU 、 GPU 、記憶體以及連接介面進行三維堆疊，能更有效率利用空間，讓晶片在同樣的效能下，有更小的體積並消耗更少的電力。 另一方面，台積電也在今年完成了首顆 3D 晶片的封裝作業── 長遠而言，發展多維度的晶片設計架構已經成為趨勢，全球半導體產業致力尋找後摩爾定律時代的突破口，而除了單純從平面到3D的晶片設計，產業界也正積極從其他方式著手提升晶片效能，其中「異質整合路線圖（Heterogeneous Integration Roadmap）」是最受關注的一項發展方向。 異質整合技術：從同質多晶片到異質多晶片封裝 所謂的「異質整合（Heterogeneous Integration）」，定義上是透過 2.5D 及 3D 等多維度空間設計，將多個不同性質的電子元件整合進單系統級封裝中（System in Package, SiP），不像過去封裝個別的晶粒而成單一功能的IC，當「異質整合」成為產業技術的主流趨勢，封裝範圍已不僅限個別晶粒（Die），還包括微機電系統（MEMS）、被動元件、獨立晶片及多項電子系統，成品為一個具體而微的多功能高階晶片。 舉個例子，高通的驍龍行動處理器（Snapdragon）是一種系統單晶片（System on Chip, SoC），以 2D 或是 2.5 D 的架構整合了多項數位微處理器，像是 CPU 、 GPU 、 RAM 以及 Modem ，成功縮小晶片組的體積，達到智慧型手機對體積的嚴苛要求，但整合範圍僅限同性質的數位訊號晶片，單一晶片僅有數位運算功能。 「異質整合」則進一步擴大整合的範圍：除了數位訊號晶片，還將封裝範圍延伸到不同性質的類比晶片與微電子系統，包含光源感測器、微機電麥克風、射頻天線、生物感測器等晶片元件都被包進同一個封裝單位，讓單一晶片本身便具有運算、光感測、收音、錄音、通訊與生物辨識等多項功能。 賦予單一晶片多功能與體積優勢 為何異質整合特別？ 智慧型手機為因應消費者需求需同時具備多項功能，因此需要大面積的主機板連結多個晶片，才能組成一支正常運作的手機，而整個主機板就占據手機 40% 以上的面積，導致智慧型手機的尺寸很難再趨輕薄短小。 透過「異質整合」，不須透過主機板連接多項電子元件，多種不同性質的元件都能被封裝成「單一晶片」，不但能縮減大量的體積，還能依照不同應用場域的需求擴充晶片的功能，例如同時將數位晶片、類比晶片、感測器以及天線等異質元件透過整合成為單一晶片，這個集合晶片能獨立執行多項功能，晶片之間的物理距離減少也會降低訊號傳輸的耗電量與延遲時間，一次滿足省電節能與效率提升的需求。 一般而言，科技產業向來是「商業應用」帶動「硬體發展」，隨著數據時代來臨， 5G、物聯網、量子電腦、人工智慧等科技應用正推高運算效能的門檻，除了滿足數據的採集、分析與運算的需求之外，晶片設計上也必須依據領域不同而提高調整彈性。 舉例來說，物聯網晶片的工作環境複雜，需要在各式各樣難以維護的環境下長時間運作，必須使用多功能且高效能的晶片進行數據採集與邊緣計算，低功耗以及通訊的穩定度這時就顯得相當重要，如果晶片設計公司可以透過精進「異質整合技術」，成功在維持高良率的前提下整合多項不同晶片來擴充單一晶片功能，便能打造出體積小、效能高、在各種場景的終端應用皆能發揮強大功能的單一晶片。 步入後摩爾定律時代，未來半導體產業不只追求製程上的持續微縮，，更在體積、耗能與數據運算架構的設計上都需要進一步的突破，而「異質整合技術」正帶領著產業探索晶片架構、運算效率，以及負載功能的全新可能性。 隨摩爾定律推進即將放緩，異質整合技術將帶領半導體產業邁入下一個成長高峰，今年 SEMICON Taiwan 國際半導體展從IC設計、記憶體、先進封裝、材料及先進測試等多元面向，規劃一系列主題展區及活動，帶你了解最全面的異質整合技術趨勢。除「異質整合創新技術館」有日月光等半導體領導大廠展出最新異質整合技術應用外，年度最重要半導體先進封裝技術論壇—「SiP 系統級封測國際高峰論壇」，以及首次在台灣舉辦的「SMC 策略材料論壇」將陸續登場，探討異質整合的先進封裝型態如何驅動更強大的5G及AI多元應用，以及新興材料將在半導體製程愈來愈複雜的今天扮演什麼樣的重要角色。查看詳細議程及講師陣容

SEMI 智慧數據產業論壇會後報導 AI 人工智慧的浪潮已經席捲全球，深度學習的數據運算需求呈現倍數增加，由於處理深度學習模型牽涉到複雜的矩陣運算，「效能」與「能耗」便成為企業亟需解決的兩項問題，為此全球 IC 設計企業致力研發更先進的 AI 晶片架構，並擺脫傳統追求製程改善的路徑，轉向系統級層面的解決方案，衍生出 GPU 、 FPGA 及 ASIC 等異質運算架構。 人工智慧架構從建構到應用可以分為兩層，分別是後端的「訓練（Training）」與前端的「推導（Inference）」。 訓練是指將複雜的圖形、影像或是語音數據輸入到深度學習模型，重複運算與修正以提高演算法準確度，最後產出可用的類神經網路軟體；後者是將已經訓練好的類神經網路軟體放入終端裝置，用以推導新的數據，實現生活中的人工智慧應用，例如自動駕駛、語音識別、圖像辨識及影像處理等等功能。 為了洞察未來 AI 晶片的產業趨勢， SEMI國際半導體產業協會日前所舉辦的「智慧數據產業論壇」邀請到來自聯發科（MediaTek）、英特爾（Intel）、輝達（NVIDIA）、新思科技（Synopsys）的技術專家以及中興大學張振豪教授，出席本次智慧數據產業論壇進行專題分享，從業界的角度探討 AI 晶片產業的發展現況。 邊緣運算（Edge Computing）是智慧應用的發展關鍵 人工智慧應用早已滲透我們的生活，但執行 AI 運算的設備並不是雲端伺服器，而是在效能有限的終端裝置，使得「邊緣運算」成為企業在發展人工智慧應用中必須解決的難題。 聯發科（MediaTek）的吳驊處長認為邊緣運算對於人工智慧產業越來越重要，例如手機上的系統晶片、具備人臉辨識功能的攝影機等等，AI 應用都仰賴終端設備的晶片進行運算。 但邊緣運算的硬體卻有體積與耗能上的嚴格限制，面對額外的計算需求，聯發科選擇在新一代的 Helio P90 晶片整合獨立的 APU （AI Processing Unit），專門處理 AI 演算法的運算需求，以異質整合的方式提升晶片效能並降低耗電量。 長遠來看，他認為更多的 AI 應用都會在終端裝置上完成「推導」，隨著運算越趨複雜，邊緣計算晶片將面臨散熱與面積的挑戰，由於 AI 專用晶片運算效率遠高於通用晶片，使得發展專用晶片架構成為業界的普遍共識。 可程式化邏輯閘陣列（FPGA ）的彈性架構適合開發 AI 推論晶片 談到 AI 晶片， FPGA 是目前最受歡迎的設計架構之一，英特爾（Intel）的周凱楓工程師表示Intel 看好 FPGA 在 AI 應用晶片的潛力，因為FPGA架構除了有低功耗、高度設計彈性以及低成本等優勢，它的開發時程也相對短，有助於企業滿足變化萬千的利基市場。Intel 所開發的 OpenVINO 工具包或是eASIC 解決方案都進一步將FPGA架構的優勢最大化，加速AI晶片的開發展。 多 GPU 架構能提供強大的平行運算能力 相較於前端的「推論」，後端的AI 演算法「訓練」需要龐大的平行運算能力，單個 GPU 已經無法滿足日漸複雜的深度學習模型，輝達（NVIDIA）的康勝閔經理從架構層面出發，比較新一代 NVSwitch 架構藉由改善多顆 GPU 之間的溝通效率，將深度學習模型的訓練時間從 15 天縮短到 1.5 天。 值得注意的是，他認為改善 AI 的運算效率不只是追求更強的晶片效能，對演算法的了解與軟體的堆疊也非常重要，例如針對不同的演算法開發對應的加速函式庫（cuDNN），透過軟硬整合才能達到更高的運算效率。 人工智慧晶片設計的未來發展：異質整合（Heterogeneous Integration） 新思科技（Synopsys）的魏志中策略總監則指出，隨著運算的需求種類增加，如果要兼顧耗能及成本，單一晶圓（Die）的晶片已經無法滿足，為此他強調「異質整合」的概念，透過在系統級封裝（System in Package, SiP）中整合多項異質運算晶片，試圖解決效能、功耗以及設計彈性上的問題。 好比聯發科在原本的 SoC 整合一個獨立的 AI 加速器，另外 Intel 所提出的 eASIC ，原理也是把ASIC 透過 FPGA 的方式埋進晶片以提高設計架構上的彈性。 魏志中策略總監更深入探討 AI 晶片設計遭遇的運算效能、記憶體頻寬限制以及安全問題，表示新思科技的 EDA 設計工具能協助客戶 AI 晶片的模擬與驗證，縮短開發時間與降低成本。 總合而言， AI 晶片的應用很廣，單一架構無法滿足所有的運算需求，使得「異質整合」晶片的需求應運而生，追求將多項異質運算架構整合進單系統晶片以應付日趨複雜的使用場景，然而不只是單純晶片效能改進，企業也必須從上層的演算法、中層的編譯器以及底層的硬體進行全面最佳化，才是未來 AI 晶片的整合趨勢。SEMICON Taiwan 國際半導體展中將舉辦「智慧數據國際高峰論壇」及「量子運算國際論壇」，以人工智慧為主題和未來新興運算架構，邀請各領域菁英學者專家，一起深度剖析應如何透過新的運算平台及AI晶片設計以實現數位化未來；誠摯邀請各產業相關人士及學術專家再度共襄盛舉。

FLEX Taiwan 軟性混合電子國際論壇暨展覽會後報導（上） 軟性混合電子是現代科技的創新工藝結晶，製造商得以做出更輕、更符合人體曲線的電子元件，也因此開創了更多不同商業應用。SEMI軟性混合電子產業聯盟 (SEMI-FlexTech) 舉辦第 2 屆FLEX Taiwan 2019 「軟性混合電子國際論壇暨展覽」，產、官、學、研代表雲集。 國際知名經濟預測機構IHS Markit分析師吳宥緗表示，可撓式的AMOLED終端產品在多年「只聞樓梯響、不見人下來」後，今年終於盼來商機，三星、華為紛紛發表可折疊螢幕手機，雖然華為可能受中美貿易戰影響而影響發貨速度，但對整體產業來說仍是利多訊息。另一家研究機構Lux Research首席分析師Nardev Ramanathan則認為，接著在終端市場發光發亮的軟性混合電子應用產品是智慧手錶，再來則是智慧穿戴，如運動健身、醫療監測。針對軟性混合電子在醫療健康產業的應用，Nardev提出目前已有植入式醫療，以幫助人體器官持續維持正常運作，以及穿戴式醫療儀器如助聽器等。 產業界也看到同樣趨勢。東洋紡公司(Toyobo)的前田鄉司(Satoshi Maeda) 指出，從前衣服的功能單純只是造型跟遮蔽身體，但未來可不一樣，結合了智慧功能的服裝產品，將在不犧牲舒適度的前提下，產生更多元的應用。 史丹佛大學的 Reinhold H. Dauskardt 博士亦認同這樣的看法。他指出過去在人機介面的發展過程中，一直忽略了「皮膚觸覺」，但其實，在穿戴式裝置當道的趨勢下，皮膚有機會成為數位訊號與物質世界的連接者。軟性混合電子材料更已證實可在醫學領域發揮極大價值，如應用於促進肌膚再生的敷料，可進一步達到減少皺紋、去除疤痕的功效。 新加坡研究機構SIMTech經理Boon Keng Lok 分享新加坡在軟性混合電子領域的研究近程，他說，新加坡的高齡人口不斷增加，關於健康照護的開支也不斷增高，政府希望將健康照護的開支，漸漸導引轉型至健康產業。而新加坡擁有卷對卷(Roll to roll, R2R)連續製程的產業，從集成電路設計到製造均有涉獵，並輔導發展混合軟性電子的應用，以及結合政府與學術界的力量，完善整個生態系統。 晶片製造商 PragmatIC行銷副總Gillian Ewers相當看好軟性混合電子在物聯網的應用，目前正積極研發超低成本的可撓式晶片，期望未來在成本大幅降低的情況下，可以讓物聯網的商機拓展到更多元的應用層面，如消費品產業飲料、食品，都將投入物聯網應用，並在各種日常用品中加上RFID或NFC的電子標籤。她估計在2025年，全球便利商店累計使用的電子標籤將超過1000億個，這些電子標籤厚度比人的頭髮更薄，且耐受度又比傳統晶片更高，預估可帶來無限商機。 而軟性混合電子結合半導體元件的高效能及印刷電子的輕薄、大面積及柔軟、可撓屈等特性，在智慧聯網市場帶動許多創新應用商品，因此SEMI-FlexTech 從去年起在台灣盛大舉辦的FLEX Taiwan，成為極受各界矚目的年度大展，而今年除了舉辦1天半的展覽與論壇之外，在首日(5/29)上午，邀請了來自美國、日本、中國、新加坡及台灣的產業代表及學研單位舉辦了跨區域的交流會議，希望在軟性混合的議題上能取得共同的目標，為跨區域合作打下基礎。同時亦邀請到北美最大汽車零配件製造商麥格納(Magna)台灣營運經理羅安森(Robert F. Brown)參與此會議，由汽車產業的角度分享軟性混合電子可以如何被實現在未來智慧移動。 SEMI-FlexTech將持續強化跨界合作，協助業者找到殺手級應用及獲利商模式，從市場趨勢、設備材料、先進製程技術、產業標準、產品應用商機等面向切入，協助台灣業者洞察先機，提高國際競爭力。欲知更多相關SEMI-FlexTech資訊，請洽SEMI 。