downloadGroupGroupnoun_press release_995423_000000 copyGroupnoun_Feed_96767_000000Group 19noun_pictures_1817522_000000Member company iconResource item iconStore item iconGroup 19Group 19noun_Photo_2085192_000000 Copynoun_presentation_2096081_000000Group 19Group Copy 7noun_webinar_692730_000000Path
주요 콘텐츠로 건너뛰기
Default Banner Image

트레이닝

등록안내

※ 사전등록은 6월 23일(월) 오후 5시에 마감됩니다.

[사전등록]

  • SEMI회원사: 165,000
  • 비회원사: 198,000 

[현장등록]

  • SEMI 회원사/비회원사: 220,000

※  상기 가격은 부가세 포함 가격입니다. 

대한민국 PKG_Tutorial_2025 기술 트레이닝

OVERVIEW

  • 교육명: SEMI 반도체패키징기술교육 2025
  • 대상: 패키징 관련 경력 5년 이상 엔지니어
  • 일정: 2025년 6월 27일 (금) 오전 9시 – 오후 5시
  • 장소: 수원컨벤션센터 203호
  • 주최: SEMI Korea 

 

NOTICE

  • 참석확인증은 SEMI Korea 프로그램 등록사이트(semi_prog.sjinfotec.com)에서 사후설문조사를 완료하시면 발급됩니다.   
  • 중식이 제공되며, 주차비는 지원하지 않습니다.   
  • 등록비에는 교재비가 포함되어 있으며 당일 현장에서 수령하실 수 있습니다.   
  • 교육내용 및 순서는 강사 사정에 의하여 임의로 변경될 수 있습니다.   
  • 본 교육은 고용노동부 환급과정이 아닙니다. 

 

CONTACT

 

TESTIMONIALS

  • 실무에서 느끼는 현실적인 어려움과 과제를 디테일하게 설명해주셨습니다.  
  • 반도체 패키징의 트렌드 및 최신 기술에 대한 이해를 할 수 있었습니다.  
  • HBM에 대한 전반적인 이해도가 향상했습니다.  
  • 전체 공정에 대한 이해도를 높일 수 있었고 업무를 수행하는 데 도움이 되었습니다. 

(2024년도 참석자 후기 발췌) 

대한민국
대한민국 경기도 수원시
수원컨벤션센터 203호

9:00 am - 10:00 am
서민석.png
서민석
연구소장
Camtek

SiP with HBM | Process of WLP(HBM) ①

5G, 자율주행, 클라우드 컴퓨팅 등 때문에 반도체에 대해 고속, 고용량, 저전력 특성의 요구가 더욱 더 커지고 있다. 지금까지는 이러한 요구를 반도체 공정의 스케일 다운을 통해서 만족시킬 수 있었지만, 최근 Chat GPT 등 인공 지능의 활용이 늘어나면서 데이터의 사용량은 급증하게 됨에 따라 반도체의 스케일 다운만으로는 이러한 요구 사항을 만족시키기 어렵고, 적층, 이종 접합 등의 첨단 반도체 패키지 기술이 필요하게 되었다. 본 과정에서는 웨이퍼 레벨 패키지(WLP, wafer level package), 적층(stack) 패키지, 시스템 인 패키지(SiP, System in Package) 등의 첨단 패키지 기술 트렌드에 대해서 심도 있게 고찰하려 한다. 특히 TSV 적층 기술과 웨이퍼 레벨 패키지 기술을 이용한 HBM(High Bandwidth Memory)의 의미와 공정을 이야기하고, HBM을 이용한 시스템 인 패키지기술을 설명하려 한다. 그리고, 칩릿(Chiplet)을 이용한 시스템 인 패키지 기술의 필요성과 이를 위한 핵심 기술에 대해서도 정리하려 한다.

※ 연사정보

10:00 am - 10:10 am

Break

10:10 am - 11:10 am
서민석.png
서민석
연구소장
Camtek

SiP with HBM | Process of WLP(HBM) ②

11:10 am - 11:20 am

Break

11:20 am - 12:20 pm
서민석.png
서민석
연구소장
Camtek

SiP with HBM | Process of WLP(HBM) ③

12:20 am - 1:40 pm

Lunch

1:40 pm - 2:40 pm
김재동 고문
김재동
고문
ENJET

Advanced Semiconductor Packaging Technologies for AI & HPC

데이터 센터와 함께 AI(인공지능) 및 HPC(고성능 컴퓨팅)에 대한 수요가 증가함에 따라 2.5D, 3D/3.5D, SoW(시스템 온 웨이퍼) 패키지와 같은 첨단 반도체 패키징 기술과 광통신, 유리 인터포저 또는 유리 코어 기판(GCR)과 같은 새로운 솔루션은 시스템 성능을 극대화하고 AI/HPC 반도체 디바이스 혁신의 다음 물결을 가속화하는 데 매우 중요해졌습니다.
또한, 시스템 수준 혁신을 위한 이기종 통합(HI)은 AI 성장을 가능하게 하고 컴퓨팅 요구 사항을 극복하며 전력 요구 사항을 해결하는 데 핵심적인 역할을 합니다.
이번 강의에서는 Advanced Packaging의 기술 동향, 업계 과제뿐만 아니라 하이브리드 본딩, 유리 기술 및 CPO(Co-Packaged Optics) 와 광소자 기술과 같은 새로운 기술을 소개하려고 합니다.

※ 연사정보

2:40 pm - 2:50 pm

Break

2:50 pm - 3:50 pm
김재동 고문
김재동
고문
ENJET

Advanced Semiconductor Packaging Technologies for AI & HPC

3:50 pm - 4:00 pm

Break

4:00 pm - 5:00 pm
김재동 고문
김재동
고문
ENJET

Advanced Semiconductor Packaging Technologies for AI & HPC

Workforce Development

반도체 칩의 고성능화와 미세화가 진전되면서, 패키징 기술 역시 더욱 정교하고 고도화된 역량이 요구되고 있습니다. 이에 SEMI는 패키징 분야의 경력 엔지니어를 위한 심화 교육과정을 준비했습니다. 이번 과정은 패키징·테스트·장비 분야에서 5년 이상 경력을 쌓은 실무자를 대상으로, 현 패키징 산업이 주목하는 핵심 기술과 트렌드를 다룰 예정입니다. 실무 역량 강화를 목표로 하는 본 교육에 실무자 여러분의 많은 참여를 기대합니다.

9:00 am - 5:00 pm Off Add to Calendar 2025-06-27 09:00:00 2025-06-27 17:00:00 SEMI 반도체패키징기술교육 2025 반도체 칩의 고성능화와 미세화가 진전되면서, 패키징 기술 역시 더욱 정교하고 고도화된 역량이 요구되고 있습니다. 이에 SEMI는 패키징 분야의 경력 엔지니어를 위한 심화 교육과정을 준비했습니다. 이번 과정은 패키징·테스트·장비 분야에서 5년 이상 경력을 쌓은 실무자를 대상으로, 현 패키징 산업이 주목하는 핵심 기술과 트렌드를 다룰 예정입니다. 실무 역량 강화를 목표로 하는 본 교육에 실무자 여러분의 많은 참여를 기대합니다. 대한민국 대한민국 경기도 수원시 수원컨벤션센터 203호 SEMI.org [email protected] America/Los_Angeles public
Event format
Promote in calendar
Off

REGISTRATION

Registration

Registration Fee

[기초과정]

  • 회원사: KRW 143,000
  • 비회원사: KRW 165,000

[중급과정]

  • 회원사: KRW 143,000
  • 비회원사: KRW 165,000
     

등록 및 결제 마감일: 2025년 6월 4일(수) 오후 5시
등록 절차: 통합등록사이트(semi_prog.sjinfotec.com) 접속 > 로그인 후 해당 프로그램 등록 신청 > 결제 > 등록완료
SEMI 회원사 확인 (바로가기)  

Registration
대한민국 SGT_webpage_banner 기술 트레이닝

OVERVIEW 

  • 교육명: SEMI 안전표준교육 2025 (상반기)  
  • 일정: 2025년 6월 11일(수) – 12일(목)  
  • 장소: 수원 컨벤션센터 202호  
  • 주최: SEMI  
  • 문의: SEMI 표준팀 (02-531-7808 / [email protected])  

 

COURSE DETAILS

  • 기초과정:  반도체 제조장비의 안전성 평가에 사용되는 SEMI S2 표준 내용을 소개하는 1일 이론과정  
    • 일정: 2025년 6월 11일(수)
    • 대상: 반도체 장비 안전 관련 엔지니어 및 유관 업무 종사자 (설계, 기술영업, 구매 등)
  • 중급과정: 반도체 제조장비의 배기(SEMI S6), 인체공학적 설계(SEMI S8), 전기적 설계(SEMI S22) 및 반도체 제조 설비에 사용되는 로봇, 무인 운송 차량 등의 가이드 라인(SEMI S28, S17) 등을 집중적으로 다루는 1일 이론과정
    • 일정: 2025년 6월 12일(목)
    • 대상: 경력 5년 내외 장비 설계 엔지니어  

 

NOTICE

  • 교육내용 및 순서는 강사 사정에 의해 임의로 변경될 수 있습니다.
  • 본 교육은 반도체 제조사 및 장비사를 대상으로 운영되며, 3자 인증기관의 수강신청은 제한됩니다.
  • 본 교육은 2가지 과정(기초, 중급) 중 희망하시는 과정을 신청하여 수강하시는 과정입니다.
  • 본 교육은 고용노동부 환급과정이 아닙니다.
  • 등록비에는 교재비가 포함되어 있으며, 교재는 교육 당일 현장에서 수령하실 수 있습니다.
  • 중식 및 주차비는 지원하지 않습니다.
  • 참석확인증은 교육 종료 후, 통합등록사이트(semi_prog.sjinfotec.com)에서 사후 설문조사를 완료하시면 발급됩니다.

대한민국
수원 컨벤션센터 202호

9:00 am - 9:40 am
전대영
전대영
부장
SGS

SEMI S2 반도체 제조장비에 대한 환경, 보건, 안전 가이드라인 (개요)

9:40 am - 9:50 am

휴식

9:50 am - 10:40 am

SEMI S2 반도체 제조장비에 대한 환경, 보건, 안전 가이드라인 (Safety interlock, Emergency shutdown Ⅰ)

10:40 am - 10:50 am

휴식

10:50 am - 11:30 am

SEMI S2 반도체 제조장비에 대한 환경, 보건, 안전 가이드라인 (Safety interlock, Emergency shutdown Ⅱ)

11:30 am - 11:40 am

휴식

11:40 am - 12:30 pm

SEMI S2 반도체 제조장비에 대한 환경, 보건, 안전 가이드라인 (Electrical design, Fire protection)

12:30 pm - 1:30 pm

점심식사

1:30 pm - 2:10 pm

SEMI S2 반도체 제조장비에 대한 환경, 보건, 안전 가이드라인 (Ergonomic, Mechanical design, Ventilation Ⅰ)

2:10 pm - 2:20 pm

휴식

2:20 pm - 3:10 pm

SEMI S2 반도체 제조장비에 대한 환경, 보건, 안전 가이드라인 (Ergonomic, Mechanical design, Ventilation Ⅱ)

3:10 pm - 3:20 pm

휴식

3:20 pm - 4:00 pm

SEMI S2 반도체 제조장비에 대한 환경, 보건, 안전 가이드라인 (Environmental, Chemical, Radiation, Sound pressure level Ⅰ)

4:00 pm - 4:10 pm

휴식

4:10 pm - 4:50 pm

SEMI S2 반도체 제조장비에 대한 환경, 보건, 안전 가이드라인 (Environmental, Chemical, Radiation, Sound pressure level Ⅱ)

4:50 pm - 5:00 pm

Q&A

9:00 am - 9:40 am
박현준
박현준
과장
PCA

SEMI S6 반도체 제조장비 배기평가 가이드라인 (개요)

9:40 am - 9:50 am

휴식

9:50 am - 10:40 am

SEMI S6 반도체 제조장비 배기평가 가이드라인 (배기성능평가 절차 및 사례)

10:40 am - 10:50 am

휴식

10:50 am - 11:30 am

SEMI S28 반도체 제조 설비 사용을 위한 로봇과 Load Port의 가이드라인

11:30 am - 11:40 am

휴식

11:40 am - 12:30 pm

SEMI S17 무인 운송 차량 (UTV) 시스템에 대한 가이드라인

12:30 pm - 1:30 pm

점심식사

1:30 pm - 2:10 pm
임근영
임근영
부장
Safe-world

SEMI S22 반도체 제조장비의 전기 설계 안전 가이드라인 (Section 1 - 7)

2:10 pm - 2:20 pm

휴식

2:20 pm - 3:10 pm

SEMI S22 반도체 제조장비의 전기 설계 안전 가이드라인 (Section 8 - 13)

3:10 pm - 3:20 pm

휴식

3:20 pm - 4:00 pm

SEMI S22 반도체 제조장비의 전기 설계 안전 가이드라인(Testing & Question)

4:00 pm - 4:10 pm

휴식

4:10 pm - 5:00 pm

SEMI S8 반도체 제조장비의 인체공학적 가이드라인 (개요)

- Standards

2025년 4월 17일(목) 오전 10시 등록 오픈!

SEMI 안전표준은 전 세계 주요 반도체 제조사들에게 널리 채택되어 사용되고 있는 산업표준으로 안전한 반도체 제조장비를 설계하고 이를 평가하는데 매우 중요한 역할을 하고 있습니다. 본 교육에서는 이러한 SEMI 안전표준을 사용하는데 도움이 될 수 있도록 표준의 내용 및 적용 사례 등을 소개하고자 합니다.

Off Add to Calendar 2025-06-11 00:00:00 2025-06-12 00:00:00 SEMI 안전표준교육 2025 (상반기) 2025년 4월 17일(목) 오전 10시 등록 오픈!SEMI 안전표준은 전 세계 주요 반도체 제조사들에게 널리 채택되어 사용되고 있는 산업표준으로 안전한 반도체 제조장비를 설계하고 이를 평가하는데 매우 중요한 역할을 하고 있습니다. 본 교육에서는 이러한 SEMI 안전표준을 사용하는데 도움이 될 수 있도록 표준의 내용 및 적용 사례 등을 소개하고자 합니다. 대한민국 수원 컨벤션센터 202호 SEMI.org [email protected] America/Los_Angeles public
Event format
Tab Order
Overview
Agenda
Registration
New Tab 1
Travel
Sponsors
Call for Abstracts
Call for Papers
Technology Showcase
Press
New Tab 2
Photo Gallery
Promote in calendar
Off

등록 안내

대한민국 등록 바로가기 SPT_hands_on_web_banner_square_2 트레이닝

교육개요

  • 교육명: 대학생을 위한 반도체공정실습교육 2025
  • 대상: 이공계 학부생 4학년(6학기 이상 이수한 휴학생 포함), 교육 직전 연도 졸업생(2024~2025년 졸업생). 
    ※ 6학기 미만 이수자, 석사/박사/동시 재직자 제외
  • 집합장소: 명지대학교 자연캠퍼스 산학협력관 7층 Y17702호 [교통안내 바로가기]
  • 정원: 회당 16명
  • 주최: SEMI, 명지대학교 반도체공정진단연구소

 

교육비

  • 학생부담금: 33만원 (중식 미포함)
  • 총 60만원 상당의 교육 프로그램으로, 1인당 약 30만원의 후원사 지원 혜택을 제공합니다. 


과정 및 내용

  • 이론 2일 + 실습 2일, 총 4일 과정
    • 1) 이론: 반도체 산업 및 인프라, 반도체칩 제조를 위한 단위공정/모듈공정, 장비요소기술
    • 2) 실습: 300미리 양산 장비를 이용한 플라즈마 증착/식각 공정 실습 및 주요 부분품 분해
  • 반도체 제조공정을 종합적으로 이해하고, 더 나아가 단위공정의 요구사항 및 개선점을 스스로 생각해볼 수 있는 교육

 


교육 일정

 

등록절차

  • 통합등록사이트(semi_prog.sjinfotec.com) 로그인 후 등록 신청
    • 각 차수별 16명 선착순 모집
    • 카카오 알림톡으로 신청적격심사 승인결과 공지
    • 승인 후 기한 내 미결제 시 등록 취소 및 대기자에게 차례 전환
  • 신청 시 제출서류: 재학증명서(25년 발급) 및 졸업증명서(24-25년 발급)만 인정
    * 3학년의 경우에만 6학기 이상 수료했음을 증빙할 수 있는 휴학증명서 혹은 성적증명서도 가능
  • 온라인 카드결제만 가능 


대기 및 추가모집 절차

  • 사전등록 기간동안 여석 발생시, 대기 순번에 따라 순차적으로 결제 안내 ▷ 승인 후 기한 내 등록비 결제 ▷ 등록 완료

 

기타

  • 복장: 팹 출입이 편안한 바지 복장
  • 자주하는 문의: [바로가기]

 

교육문의

 

후원사

03.-PSK.jpg 08.-AMAT.jpg 06.-ASM_2.jpg
KLA
11.-Entegris.jpg
   

 

대한민국
용인
명지대학교 자연캠퍼스

- Workforce Development

반도체 소부장 엔지니어를 꿈꾸는 이공계 대학생을 위한 실습 교육

칩 제조에 필요한 공정 장비와 주요 장비 요소 기술에 대해 종합적으로 이해할 수 있는 교육

Off Add to Calendar 2025-04-15 00:00:00 2025-09-18 00:00:00 SEMI 대학생을 위한 반도체공정실습교육 2025 반도체 소부장 엔지니어를 꿈꾸는 이공계 대학생을 위한 실습 교육칩 제조에 필요한 공정 장비와 주요 장비 요소 기술에 대해 종합적으로 이해할 수 있는 교육 대한민국 용인 명지대학교 자연캠퍼스 SEMI.org [email protected] Asia/Seoul public Asia/Seoul
Event format
Tab Order
Overview
Agenda
Registration
New Tab 1
Travel
Sponsors
Call for Abstracts
Call for Papers
Technology Showcase
Press
New Tab 2
Photo Gallery
Promote in calendar
Off

웨비나 다시보기

해당 웨비나는 무료 다시보기가 제공됩니다.

독일 대한민국 Webinar 9th Merck 비즈니스 경영진 기술 트레이닝

이 웨비나에 참여해야 하는 이유:

'데이터 협업을 통한 반도체 품질 향상' 웨비나는 전 세계 전자 산업 공급망 전반에 걸쳐 활동하는 다양한 전문가, 비즈니스 및 기술 리더, 연구원, 학계, 산업 분석가 등에게 유익한 인사이트를 제공할 예정입니다. 이번 웨비나에서는 다음과 같은 내용을 다룰 예정입니다.

  • 데이터 기반 운영이 반도체 소재 공급업체에게 미치는 영향
  • 협업 중심의 데이터 이니셔티브가 혁신을 촉진하고 효율성을 높이는 방식
  • 반도체 제조에서 투명성을 높이고 신속한 대응을 가능케 하는 고급 데이터 분석 기법

 

이런 분들께 추천합니다:

  • 반도체 기업 내 품질, 공정, 기술 개발, 공급망 관련 업무에 종사하며, 디지털 기술에 관심 있는 전문가
  • 데이터 기반 운영 혁신을 추구하는 디지털 전환 매니저 및 데이터 활용 전문가
  • 패터닝, 박막, CMP 등 관련 분야의 공정 및 장비 엔지니어
  • 데이터 공유 및 협업의 이점을 이해하고자 하는 소재 기술 관리팀

 

지금 등록하시면 온디맨드 웨비나를 시청하실 수 있습니다.

 

독일

10:00 am - 10:10 am
Laith Altimime
Laith Altimime
President
SEMI Europe

Welcome Remarks

Anand Nambiar_2025
Anand Nambiar
Chief Commercial Officer
The Electronics business of Merck KGaA, Darmstadt, Germany

10:10 am - 10:45 am
Jung-Hoon Lee
Jung-Hoon Lee
Data Scientist of Digital Solutions
The Electronics business of Merck KGaA, Darmstadt, Germany

Presentation

Biography
Jung-Hoon Lee is a data scientist in the Digital Solutions team at the Electronics business of Merck KGaA, Darmstadt, Germany. He has successfully executed several data-sharing use cases with customers worldwide in the semiconductor sector. He holds a bachelor’s degree in physics and chemistry from POSTECH in South Korea and a master’s degree in physics from the University of Hamburg in Germany. With extensive experience in manufacturing and R&D, Jung-Hoon leverages his expertise to drive impactful data science solutions within the organization.

10:45 am - 11:00 am
Laith Altimime
Laith Altimime
President
SMEI Europe

Live Q&A and Conclusions

웨비나 | 디지털 솔루션: 데이터 협업을 통한 반도체 품질 향상

반도체 산업에서 데이터 공유 협업이 가져올 수 있는 혁신적인 이점을 살펴보는 흥미로운 웨비나에 여러분을 초대합니다. 
이번 세션에서는 품질 무결점(zero quality issues), 팹 내 성능을 극대화하는 소재 최적화, 그리고 신기술 노드의 빠른 양산화를 가능케 하는 데이터 기반 혁신 사례를 집중 조명합니다. 이번 웨비나에서는 주요 고객사와의 협업을 통해 개발한 반복적 예측 모델링 접근 방식을 소개합니다. 이 접근법은 핵심 공정 변수에 대한 이해를 돕고, 제조 공정의 정밀한 제어를 가능하게 합니다. 특히 필름 두께와 같은 주요 요소를 정밀하게 제어함으로써, 공정 단계 수가 증가하며 복잡해지고 선폭이 축소되는 환경에서도 일관되게 높은 성능을 구현할 수 있도록 돕습니다. 뿐만 아니라 반도체 제조 분야에서 데이터 협업 방식이 어떻게 진화하고 있으며, 이러한 방식이 어떻게 파트너십을 강화하고 탁월한 결과를 이끌어내는지에 대해 실질적인 사례를 통해 확인할 수 있습니다. 실제 사례를 통해 효과적인 데이터 협업이 실행 가능한 결과를 도출하는 과정을 살펴보고, 공동 이니셔티브 기회에 대해서도 논의합니다. 또한 화학공학적 전문성과 고급 데이터 분석 및 머신러닝 기술을 접목함으로써, 머크가 반도체 산업의 새로운 표준을 제시하는 방식을 살펴봅니다.

Sponsored by the Electronics business of Merck KGaA, Darmstadt, Germany 

Off Add to Calendar 2025-04-15 00:00:00 2025-04-15 00:00:00 웨비나 | 디지털 솔루션: 데이터 협업을 통한 반도체 품질 향상 웨비나 | 디지털 솔루션: 데이터 협업을 통한 반도체 품질 향상반도체 산업에서 데이터 공유 협업이 가져올 수 있는 혁신적인 이점을 살펴보는 흥미로운 웨비나에 여러분을 초대합니다. 이번 세션에서는 품질 무결점(zero quality issues), 팹 내 성능을 극대화하는 소재 최적화, 그리고 신기술 노드의 빠른 양산화를 가능케 하는 데이터 기반 혁신 사례를 집중 조명합니다. 이번 웨비나에서는 주요 고객사와의 협업을 통해 개발한 반복적 예측 모델링 접근 방식을 소개합니다. 이 접근법은 핵심 공정 변수에 대한 이해를 돕고, 제조 공정의 정밀한 제어를 가능하게 합니다. 특히 필름 두께와 같은 주요 요소를 정밀하게 제어함으로써, 공정 단계 수가 증가하며 복잡해지고 선폭이 축소되는 환경에서도 일관되게 높은 성능을 구현할 수 있도록 돕습니다. 뿐만 아니라 반도체 제조 분야에서 데이터 협업 방식이 어떻게 진화하고 있으며, 이러한 방식이 어떻게 파트너십을 강화하고 탁월한 결과를 이끌어내는지에 대해 실질적인 사례를 통해 확인할 수 있습니다. 실제 사례를 통해 효과적인 데이터 협업이 실행 가능한 결과를 도출하는 과정을 살펴보고, 공동 이니셔티브 기회에 대해서도 논의합니다. 또한 화학공학적 전문성과 고급 데이터 분석 및 머신러닝 기술을 접목함으로써, 머크가 반도체 산업의 새로운 표준을 제시하는 방식을 살펴봅니다.Sponsored by the Electronics business of Merck KGaA, Darmstadt, Germany  독일 SEMI.org [email protected] Europe/Berlin public Europe/Berlin 웨비나 다시보기
Event format
Tab Order
Overview
Agenda
Registration
New Tab 1
Travel
Sponsors
Call for Abstracts
Call for Papers
Technology Showcase
Press
New Tab 2
Photo Gallery
Promote in calendar
Off

등록안내

Registration
  • 사전등록 마감일: 2025년 3월 27일(화) 오후 12시
  • 기초과정
    • SEMI 회원사/학생: 176,000
    • 비회원사: 198,000
    • 현장등록가: 220,000
  • 중급과정
    • SEMI 회원사/학생: 374,000
    • 비회원사: 429,000
    • 현장등록가: 451,000
Registration
대한민국 SPT_1st_상세-100 기술 트레이닝

OVERVIEW

  • 교육명: SEMI 반도체공정기술교육 2025 (상반기)
  • 일정
    • 기초과정: 2025년 3월 31일(월)
    • 중급과정: 2025년 4월 1일(화) - 3일(목)
  • 장소: 수원컨벤션센터 202, 203호
  • 주최: SEMI Korea


COURSE DETAILS

  • 기초과정: 반도체에 관한 기초개념 설명과 반도체 제조공정을 소개하는 1일 이론과정
    • 대상: 반도체 분야 관련 실무자 중 반도체 비전공자, 경영지원팀, 기술영업 등
  • 중급과정: 공정별 특성 및 심화과정을 소개하는 3일 이론과정
    • 대상: 반도체 공정에 참여하고 있는 엔지니어 등


NOTICE

  • 참석확인증은 SEMI Korea 통합등록사이트에서 사후설문조사를 완료하시면 발급됩니다.
  • 등록비에는 교재비가 포함되어 있으며 당일 현장에서 수령하실 수 있습니다.
  • 중식이 제공되며, 주차비는 지원하지 않습니다.
  • 교육내용 및 순서는 강사 사정에 의하여 임의로 변경될 수 있습니다.
  • 본 교육은 고용노동부 환급과정이 아닙니다.


CONTACT

 

TESTIMONIALS

  • 반도체 공정에 대해 심도있는 내용을 배울 수 있어 만족스러웠습니다.
  • 다양한 분야의 전문가들의 이야기를 들을 수 있는 시간이었습니다.
  • 강사분들이 내용을 쉽게 전달해 주셔서 이해가 용이했으며, 강의시간이 효율적으로 구성되었습니다.

(2024년도 하반기 참석자 후기 발췌)

대한민국
수원컨벤션센터 202, 203호

10:00 am - 4:50 pm
2.SPT2022(2H)_서강대학교 김상완 교수_사진_220915.jpg
김상완
교수
서강대학교

10:00 am - 10:50 am 반도체 산업 현황
10:50 am - 11:05 am Break
11:05 am - 12:15 pm 반도체 소자 구조 및 동작 원리
12:15 pm - 2:00 pm Lunch
2:00 pm - 3:10 pm 실리콘 칩 제작 공정
3:10 pm - 3:25 pm Break
3:25 pm - 4:50 pm 실리콘 칩 제작 공정

※ 연사정보

9:00 am - 10:00 am
김장현
김장현
교수
아주대학교

Overview of VLSI Technology

본 강의는 최신 반도체 제조 기술 중 하나인 3나노미터(3nm)급 공정을 기반으로 한 GAA(GateAll-Around) MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor) 소자에 대한 구조와 동작 이해를 중점으로 다룬다. 최근 발표된 연구 기술과 논문을 기반으로 반도체 소자의 연구 동향과 기술적인 이슈를 탐구한다.

※ 연사정보

10:00 am - 10:10 am

Break

10:10 am - 11:10 am
김장현
김장현
교수
아주대학교

Overview of VLSI Technology

11:10 am - 1:00 pm

Lunch

1:00 pm - 2:00 pm
이석배
이석배
프로
SK실트론

Semiconductor Silicon Wafer Preparation

현재 전기 전자 산업에서 폭넓게 사용되고 있는 Silicon material의 경우, 낮은 가격으로 고순도의 Silicon을 제작할 수 있고 150mm부터 450mm까지 다양한 Size로 단결정 (Single Crystal)을 성장시킬 수 있다는 장점 때문에 반도체 산업에서 널리 사용되고 있다. 특히 Silicon wafer의 경우, 1916년 Czochralski에 의해 처음으로 단결정 성장 방법이 개발된 이후, 1982년 Vladimir V. Voronkov에 의해 점 결함의 거동 (behaviors of point defects, vacancies and self-interstitials)이 이론적으로 확립되면서 급속도로 그 사용 빈도가 높아지기 시작하였다. 이러한 Silicon wafer의 제작 방법은 크게 Ingot을 성장시키는 growing process와 얇은 원판 형태로 가공하는 wafering process로 나뉘어 설명할 수 있다. 본 강의에서는 Silicon ingot을 성장시키는 growing process와 Wafer의 형상 제어를 목적으로 하는 shaping process, Wafer 표면의 경면을 목적으로 평탄도를 제어하는 Polishing proces, 마지막으로 청정도 제어 목적의 Cleaning process를 포함하는 wafering process 설명을 통해 전반적인wafer 제조 process에 대한 이해를 높일 예정이다. 또한 Silicon wafer의 metrology 를 Crystal, Surface, Electrical, Contamination 관점에서 설명함으
로써 분석 방법 및 영역에 대한 포괄적 이해를 돕고자 한다.

※ 연사정보

2:00 pm - 2:10 pm

Break

2:10 pm - 3:10 pm
이석배
이석배
프로
SK실트론

Semiconductor Silicon Wafer Preparation

3:10 pm - 3:25 pm

Break

3:25 pm - 4:25 pm
7.SPT2022(2H)_SK하이닉스 오재형 TL_사진.jpg
오재형
TL
SK하이닉스

Metrology & Inspection

반도체 회로 패턴이 점점 미세화 되면서 반도체 소자를 형성하기 위한 공정 진행 방법 또한 점점 어려워지고 복잡해지고 있다. 특히 반도체 제품의 Pattern Shrinkage, SPT/DPT 공정의 확대, 구조변화 등에 따라 다양한 형태의 불량들이 발생할 뿐만 아니라 불량 Size 또한 더욱더 작아지고 있어 제조 공정 과정에서 발생되는 문제점을 빠르고 정확하게 확인할 수 있는 In-line 계측 기술에 대한 요구가 높아지고 있다. 본 강의에서는 반도체 제조 공정 과정에서 사용되는 Metrology & Inspection 분야의 중요 장치들의 기본적인 작동 원리와 종류를 알아보고, 각 장비들의 활용 사례를 통하여 공정상의 문제점 파악과 해결 방법들을 살펴보고, 향후 신제품 대응에 필요한 차세대 Metrology & Inspection Tools의 개발 Trend에 대해서 다루고자 한다.

※ 연사정보

4:25 pm - 4:35 pm

Break

4:35 pm - 5:35 pm
7.SPT2022(2H)_SK하이닉스 오재형 TL_사진.jpg
오재형
TL
SK 하이닉스

Metrology & Inspection

9:00 am - 10:00 am
3.SPT2024_1st_중급_SK하이닉스_김강진 TL_0.jpg
김강진
TL
SK 하이닉스

Lithography

리소그래피(Lithography, 노광 공정)는 반도체 공정에서 회로를 구성하기 위한 밑그림을 그리는 단계로 반도체 소자의 집적도를 결정한다. 설계된 반도체 회로를 스캐너 등의 노광 장치를 이용해 웨이퍼 위에 도포한 감광제로 패턴을 전사해 구현하는 공정이다. 본 강의에서는 리소그래프 공정에 대한 기본 개념을 소개하고 마스크, OPC(Optical Proximity Correction), 스캐너 노광 장치, 감광제의 작동 원리를 설명하고 미세 패턴 형성을 위한 차세대 노광 기술에 대해 소개한다.

※ 연사정보

10:00 am - 10:10 am

Break

10:10 am - 11:10 am
3.SPT2024_1st_중급_SK하이닉스_김강진 TL_0.jpg
김강진
TL
SK 하이닉스

Lithography

11:10 am - 1:00 pm

Lunch

1:00 pm - 2:00 pm
김태성-교수님.jpg
김태성
교수
성균관대학교

Cleaning & CMP

반도체 소자의 고속화 및 고집적화에 따라 다층배선구조에 있어서 배선층수의 증가와 패턴의 미세화에 대한 요구가 여전히 높다. CMP (Chemical Mechanical Planarization)는 미세패턴을 형성하기 위한 노광장치의 Depth of focus가 작아지면서 광역평탄화를 실현하기 위해 도입되었는데, 현재는 STI, Cu damascene 등 패턴형성 및 TSV 같은 packaging 쪽에도 사용되고 있어 그 중요성이 나날이 커지고 있다. Cleaning은 Particle, Metal, Polymer, Organic contamination, Native Oxide 및 Damaged Layer 등과 같은 Wafer 상의 원하지 않는 물질들을 제거하여, Device Yield를 감소시키는 노광 불량, Gate Oxide 불량, 전기적 접촉저항 불량 및 배선의 단락 등과 같은 결함을 제어하는 모든 공정을 의미한다. 패턴 미세화에 따라 난이 도가 급격히 증대되어 패턴손상 없는 새로운 세정공정개발의 필요성이 커지고 있다. 본 강 의에서는 CMP 및 cleaning의 기본 개념과 필수 구성요소를 장비와 재료 측면에서 살펴보고, 차세대 CMP 및 cleaning의 방향에 대해서 다루고자 한다.

※ 연사정보

2:00 pm - 2:10 pm

Break

2:10 pm - 3:10 pm
김태성-교수님.jpg
김태성
교수
성균관대학교

Cleaning & CMP

3:10 pm - 3:25 pm

Break

3:25 pm - 4:25 pm
이공수 수석.png
이공수
수석
삼성전자

Implantation & Diffusion

Doping 및 Diffusion 공정 (Implantation, Annealing, Oxidation, Nitridation, Deposition)은 지난 50 년간 핵심 반도체 제조 기술로서 고성능 소자 제작을 위해 사용되어 왔으며, 현재도 새로운 기술로서 진화하고 있다. 본 중급 과정에서는 각 공정에 대한 기초, 심화, 응용에서부터 차세대 공정까지 폭넓게 다룰 예정이다. Ion implantation 에서는 목적, 장단점, Hardware 구성, Process 응용, Doping profile, Channeling, Defect, TED, 신기술에 대해 소개한다. Annealing 에서는 목적, 종류 (sRTA, fRTP, LSA), Activation, Junction 조절, 장비 종류 및 Hardware 구성에 대해 소개한다. Oxidation 에서는 산화 Kinetics, 산화막 물성, Defect/Charge, 다양한 산화 방식(Dry, Wet, Plasma, Radical)과 장비에 대한 소개가 이루어진다. Nitridation 에서는 방식(Thermal, Plasma)에 따른 N profile, 소자 특성, 장비에 대해 다룬다. Deposition (LPCVD, ALD) 에서는 증착 Kinetics, 분류 방식, 다양한 박막 종류 (Poly Si, SiO2, Si3N4, SiON, Metal) 및 공정 응용에 대해 소개할 예정이다.

※ 연사정보

4:25 pm - 4:35 pm

Break

4:35 pm - 5:35 pm
이공수 수석.png
이공수
수석
삼성전자

Implantation & Diffusion

9:00 am - 10:00 am
양승택
양승택
TL
SK 하이닉스

Packaging

반도체 패키지란 전공정에서 만들어진 웨이퍼를 실제로 전자 제품 속에서 활용할 수 있는 반도체 소자로 만들어 주는 중요한 후공정 단계라고 볼 수 있다. 그렇기 때문에 반도체 패키지 기술은 우 리가 많이 사용하고 있는 스마트폰이나 웨어러블 등과 같은 IT분야 뿐만이 아닌 의료분야, 농업 분야 등 전자 기기가 사용되는 모든 산업 분야에 걸쳐 최종사용자의 기기 모양과 기능에 커다란 영 향을 끼치게 되는데, 전자 기기에 들어가는 반도체 소자가 고속, 저전력, 다기능화, 소형화 등이 요구됨에 따라 그를 뒷받침해 주는 반도체 패키지 기술의 중요성도 커지고 있다. 본 강의에서는 반도 체에서 패키지가 어떤 역할을 하는지 알아보고, Substrate를 이용해서 만들어지는 일반적인 반도체 패키지 공정과 flip chip, WLCSP 등의 웨이퍼 레벨 패키지 기술에 대해서도 소개한다. 더불어, TSV를 비롯한 3D 적층 패키지 기술에 대해서 장단점을 논의하고, 최신 패키지 기술 trend 등을 주로 다루게 될 것이다.

※ 연사정보

10:00 am - 10:10 am

Break

10:10 am - 11:10 am
양승택
양승택
TL
SK 하이닉스

Packaging

11:10 am - 1:00 pm

Lunch

1:00 pm - 2:00 pm
강동균
강동균
TL
SK 하이닉스

Thin Film

최근 반도체 산업은 초고속, 저전력, 고집적 등 메모리 소자의 성능을 향상시키기 위한 방향으로 연구 개발을 활발하게 추진하고 있습니다. 반도체 소자를 실제로 구현하고 제품으로 만들어내는 반도체 제조 공정은 이를 위해 새로운 기술 및 소재의 개발과 함께 기존 소자의 구조를 개선하는 등의 다양한 연구를 병행하고 있습니다.본 강의는 Thin Film 공정의 기본 개념 및 용어와 함께 해당 공정의 증착 방법, 각 증착 물질의 특징과 장단점에 대해 이해하고 이를 바탕으로 특히, Dielectric, Metal 물질 별 응용 사례를 파악하여 Thin Film 공정에 대한 이해도를 높이는 과정입니다.

※ 연사정보

2:00 pm - 2:10 pm

Break

2:10 pm - 3:10 pm
강동균
강동균
TL
SK 하이닉스

Thin Film

3:10 pm - 3:25 pm

Break

3:25 pm - 4:25 pm
박용신 수석.png
박용신
수석
삼성전자

Etch

최근 반도체 집적도가 증가하면서 Patterning 공정에 대한 난이도 역시 급격히 증가하고 있다. 특히 2D 및 3D Patterning을 모두 담당하는 Etching 공정의 중요성은 그 어느 때 보다도 높아진 상황이다. 본 강의에서는 Etching process를 구현하는데 필수적인 Plasma physics 및 engineering을 소개하고, 기본적인 Etching mechanism 및 주요 물질 별 Etching chemistry, 차세대 Etching 기술 트렌드 등을 조망하고자 한다.

※ 연사정보

4:25 pm - 4:35 pm

Break

4:35 pm - 5:35 pm
박용신 수석.png
박용신
수석
삼성전자

Etch

- Workforce Development

SEMI 반도체공정기술교육은 반도체 장비 및 재료 분야 종사자들이 반도체 제조공정을 깊이 이해하고, 업무를 원활히 수행할 수 있도록 지원합니다. 이 교육은 반도체 장비 및 재료 제조에 종사하는 엔지니어, 기획 및 마케팅 실무자, 제조업체 기술영업사원, 이공계 학생을 대상으로 합니다. 웨이퍼 제조부터 공정 결함을 측정/계측하는 MI기술까지, 반도체 칩 제조공정을 한눈에 볼 수 있는 기회를 제공하오니 많은 관심과 참여를 부탁드립니다. 

Off Add to Calendar 2025-03-31 00:00:00 2025-04-03 00:00:00 SEMI 반도체공정기술교육 2025 (상반기) SEMI 반도체공정기술교육은 반도체 장비 및 재료 분야 종사자들이 반도체 제조공정을 깊이 이해하고, 업무를 원활히 수행할 수 있도록 지원합니다. 이 교육은 반도체 장비 및 재료 제조에 종사하는 엔지니어, 기획 및 마케팅 실무자, 제조업체 기술영업사원, 이공계 학생을 대상으로 합니다. 웨이퍼 제조부터 공정 결함을 측정/계측하는 MI기술까지, 반도체 칩 제조공정을 한눈에 볼 수 있는 기회를 제공하오니 많은 관심과 참여를 부탁드립니다.  대한민국 수원컨벤션센터 202, 203호 SEMI.org [email protected] Asia/Seoul public Asia/Seoul
Event format
Promote in calendar
Off