台積電力拱低成本InFO封裝　重量級客戶率先導入

新聞來源: 電子時報 (2014.4.22)

晶圓代工龍頭廠台積電近期於法說會中透露已延伸於高階封測的布局，有意力拱InFO(Integrated Fan-out)作為次世代大宗量產產品的主流封測技術，此舉在封測產業投下震撼彈。業界評估，台積電跨足低成本的InFO產品線，應將著眼於手機應用處理器(AP)所採用的PoP封裝市場，現已有至少4家重量級客戶正評估或即將採納此方案，將成為目前主流封裝廠的強勁威脅。

台積電原本在高階封裝技術上，定調將以CoWoS(Chip on Wafer on Substrate)作為2.5D/3D IC重點研發方向，不過CoWoS因價格過高而為人詬病，近來來在客戶端的進展並不顯著。為了取得主流應用產品，台積電近年來也積極開發Fan-out PoP技術，首波攻勢便將聚焦於手機AP與記憶體堆疊的PoP封裝型態，而目前也已經成功奪得眾家手機晶片重點廠商的關注。

封測業者指出，Fan-out最顯著的優勢就是可以省去載板，因而成本可以較傳統的PoP封裝至少下滑約2~3成以上，大幅節省晶片封裝的成本，並可以應用於手機AP或其他RF、電源管理IC等大宗應用市場，這足以說明台積電想要搶快推出Fan out技術的意圖。

業界普遍看好Fan-out技術在進入量產後，將有相當潛力來取代傳統的覆晶封裝如FCCSP、FCBGA等，因此，早在台積電宣布之前，近3年各家專業封測廠包括新科金朋(Stats ChipPAC)、艾克爾(Amkor)、矽品、日月光等，均已將Fan-out技術或者系出同源的內埋載板技術納入先進製程藍圖中。

眾家封測廠當中，以Stats ChipPAC推廣動作最早，主因是最初與英飛凌(Infineon)在手機基頻晶片上合作，採用Fan-out技術的淵源。據悉，目前Stats ChipPAC的Fan-out已經掌握FCBGA為主的PMIC等產品應用，並延伸推出更低成本、符合中低階手機AP應用需求的eWLB Fan out技術。

事實上，針對AP製程，Die Partition一直是市場上呼聲最高的技術概念，亦即將先進製程(如1X nm)和傳統製程(如：40/65奈米製程)用的晶片分開製造，最終透過Fan-out PoP整合進同一個封裝。

>> 詳全文