Bob Smith

PDF SolutionsのCEO兼共同創業者そしてSEMIのESD Alliance（ESDA）運営評議会メンバーのJohn Kibarian氏は、10月にフェニックスで開催されるSEMICON WestのCEO Summitで「The Convergence of Semiconductor Manufacturing and Design」と題した基調講演を行います。講演に先立って、そこで語られるトピックスの概要と共に、なぜコラボレーションが半導体産業を1兆ドル規模に成長させるための鍵なのか、そしてそれをいかに達成できるかについて、Kibarian氏の見解を聞くことができました。 Smith：コラボレーションを不可欠なものにしている業界の主な進化またはダイナミクスは何でしょうか?Kibarian氏：半導体業界は、かつての単純で直線的なプロセスから、複雑なコラボレーションからなるエコシステムへと劇的に進化しました。以前は、すべてがウェーハファブ内で完結していました。製品は、ウェーハプローバーでテストをした後、高歩留まりのパッケージング、単純な最終テストを経て出荷されました。コラボレーションは主にファウンドリとファブレス企業の間で発生し、初期の評価やテストチップ段階には活発ですが、いったん量産が安定するとルーチンの歩留まり監視へと移りました。現在の先進パッケージ技術では、複数のチップレットを1つのパッケージに統合するため、テストポイントが爆発的に増加しています。そのため、テストは大幅に複雑化しコストが上昇しました。現在の前工程ファブには非常に複雑な装置が設置されていますが、テスト・組立工場においても、今ではロボットを統合した高度なシステムレベルテスタが導入されています。組立装置も非常に複雑化し、ダイアタッチプロセスでは厳密な精度が求められるようになっています。現在では、新製品立ち上げと量産維持のいずれにおいても、システム企業から装置メーカーに至るサプライチェーン全域のコラボレーションが成功の鍵となっています。企業は、AIや機械学習（ML）を導入して、複雑化する生産フローを管理するようになりました。このためさらに広範なコラボレーションが求められています。AIを活用するには、ファウンドリ、ファブレス企業、OSAT、装置メーカーなど、複数のソースから、単一の企業の管理範囲を超えたデータを統合する必要があるからです。かつては2社間の単純な受け渡しで済んでいたものが、今では継続的な調整を必要とする、複雑に絡み合った相互依存関係のネットワークへと変化しています。 Smith：チップレットやチップレットベースのアーキテクチャが、ムーアの法則の減速に対する重要な、あるいは現実的なソリューションとして注目されています。これは、バリューチェーン全体にわたる驚異的なレベルの協力と調整を必要とします。本流となる量産規模で製造可能なのでしょうか？Kibarian氏：チップレットの量産を実現するには、半導体業界にこれまでにないレベルのコラボレーションが求められますが、それは可能です。EUV露光を考えてみてください。65nm世代での導入が期待されていましたが、きわめて複雑な技術であるにもかかわらず、予想より数年の遅れで実現しました。卓越したエンジニアリングだけでなく、ASML、サプライヤー、顧客、そして広範なファブレス企業からの協力も不可欠でした。業界がEUVでこのレベルのコラボレーションを達成できたのであれば、チップレットにおいても同じことが可能です。ただし、チップレット製造では、複数のサプライヤーからチップレットを調達してシステムを構築する企業が増えるにつれ、さらにハイレベルのコラボレーションが必要となります。現在のチップレットベースのシステムは、通常すべての部品を1社から調達しており、UCIeのような標準規格の重要性はそれほど高くありません。企業がサプライチェーン全体を管理できるからです。しかし、今後はコスト効率を重視して、サードパーティのコンポーネントを使用する企業が増えると、そうはいかなくなります。市場投入までのコスト効率を高めるために、システムを複数メーカーのコンポーネントで構成することが、どんどん増えていくでしょう。その結果、将来の生産フローは大幅に複雑化し、基板やベースダイ、サードパーティ製ダイやインターポーザー、OSAT、特殊な構成の専用テスターの間の調整が必要になります。このオーケストレーションは、初期の立ち上げだけでなく、継続的な生産や製品ごとのチップレット構成変更時にも機能しなければならず、その全てで迅速かつ自動化された応答が求められます。すべてを迅速に応答できるよう自動化しなければなりませんが、生産フローの複雑さを考えると、個々の製品の製造で何が起きているかを予測するために、皆がAIやMLを導入しようとするでしょう。製造中にすべてのチップやパッケージをマニュアルで監視することは、スケール的に現実性がありません。自動化されたAIエージェントに監視と品質管理を任せる必要があります。この自動化拡張には、製造会社と製品メーカーのエンジニアリングチームとの密接な連携が不可欠となります。また、複数企業にまたがる複雑なプロセスを管理するすべてのソフトウェアパッケージ間で、これまでとは異なるレベルの整合性とオーケストレーションが求められます。財務系ERPシステムは、資材の流れ、需要、予測を把握しています。一方で、製造実行システム（MES）は、どの装置がいつ利用可能かを把握する必要があります。多くの場合、このような製造システムは製品メーカーが所有していない工場で稼働しています。製品メーカーのPLMシステムは部品表やテストフローを管理しますが、テストはOSATで実施されるため、異なる企業のソフトウェアシステム間での複雑な調整が必要になります。このオーケストレーションの範囲は組織の境界を越え、上流のテスト結果データを使用して、下流でどのテストを実施するかが判断できなければなりません。これは、短いサイクルタイムで効率的にチップレットをパッケージ化するために不可欠であり、そうすればF1レースのピットチームのような体制がなくても、テストフローを維持することができるのです。 Smith：データの量は、特に今日の設計データたるや、驚くべきものです。すべてが接続されるこのビジョンを大規模に実現するには何が必要でしょうか?Kibarian氏：それは人間がシステムの動作範囲を定義し、その中でAIエージェントが飽くことなく自律的に業務を遂行するという協働関係です。良い例として、MESとERPシステムのデータ連携があります。企業がオーケストレーションの仕組みを設定すると、情報の流れを制御するルールが決まります。例えばこのルールは、ERPシステムに対して「各工程のコストを計算するには、このレシピ情報を使ってください」と指示します。一度設定されたルールは、日々の業務を制御するガイドラインとして機能します。AIエージェントはMESから収集された実データに基づいてインサイトを自動生成し、ルールに従ってシステム間でそのインサイトと共にデータを移動させます。ERPのAIエージェントは、これを使用して、コスト上昇を見抜き、生産歩留まりの低下を指摘し、それがコストに与える影響を計算し、さらに問題解決のためのアクションを実行します。同様のプロセスは、装置メーカーと製造工場の間でも起こります。事前に設定されたルールに基づいてデータが自動的に共有され、AIが問題を特定して是正措置を講じます。ファブでは、誰がどの装置にいつアクセスできるか、どの種類のデータがどのチャネルで送信可能か、送信頻度はどれくらいかが決定されます。装置を制御するための新しいソフトウェアやAIモデルを導入する際には、このシステムがインストール前にどんなウイルススキャンやセキュリティチェックが必要かを指定します。人間のオペレーターが主に担当するのは、最も効果的なコラボレーションプロトコルを決めて、制御システムを設定することです。日々の業務遂行を担当するのは、人間ではなく自動化されたエージェントです。なぜなら、大量のデータ量とトランザクションの両面において膨大な業務が、オペレーション中に絶えず発生するからです。人間がすべてのデータを確認することはありません。例を2つ挙げます。1つは業界外、もう1つは業界内の事例です。当社の2019年のユーザー会議で、ハーバード・ビジネス・スクールのMarco Iansiti教授に、AIとビジネスに関する著書の内容を紹介していただきました。そのなかで教授は、従来型の銀行とアリババ傘下のAnt Bankを比較しました。Ant Bankは中国政府に介入されるまで、爆発的な成長を遂げていました。Ant BankのAIは特別に高度なものではありませんでしたが、そのプロセスは革新的でした。従来の銀行では、顧客がローン申込書を記入し、それを人間の審査官が確認します。一方、Ant Bankのシステムは、インターネットやSNSから申込者情報を自動収集し、数秒でアルゴリズムが承認・却下を判断します。決定的な違いは、Antが指数関数的に貸付事業を拡大できた点です。制約は計算能力のみであり、従来型の銀行の場合は、事業を2倍に拡大するためにローン担当者を増やさなければならず、人間がボトルネックとなって成長が制限されるのです。教授に講演を依頼したのは、私がこの原則を6年前から信じているからであり、今ではそれは確信となっています。半導体業界が1兆ドル規模の産業へと成長するには、複雑で統合されたシステムの中で、人間の介入を最小限に抑える必要があります。業界内のステークホルダー間の信頼関係が課題となりますが、コラボレーションは不可欠です。その解決策は、AIエージェントが自律的に動作できる体系的原則を確立することです。これが指数関数的成長への道です。Ant Bankの例は、我々の業界が必要としていることを完璧に示しています。当社では、このアプローチが業界の進化に不可欠だと考えています。私たちはペタバイト単位のデータを扱っていますが、人間が確認するのはその5〜10%に過ぎません。これは、AIが大半の業務を人間の監視なしで処理する可能性を示しています。顧客は週に何百万個、年間で何十億個ものチップを製造しているのが現実です。すべてのデータを人間が確認することは不可能です。しかし、アルゴリズムなら、AIなら可能なのです。昨年、当社は「Guided Analytics」という製品をリリースしました。ユーザーグループ会議でひとりのエンジニアがこの製品について語ってくれました。彼女の会社では数千種類のチップを扱っており、毎日すべてを把握することはできません。しかし、Guided Analyticsがそれを可能にしました。ある朝、彼女のチームが出社すると、レポートには「90%のチップは問題なし」と報告があり、問題がある箇所にはアラートが表示されていました。シンプルなAIボットがデータを調べて回り、根本原因を特定しているのです。業界が規模を拡大するには、より多くのAIエージェントが必要です。こうしたエージェントは業界全体に広がっていくでしょう。しかし、人間がその運用原則を設定しなければなりません。これこそが、設計・製造に関する膨大なデータを処理し、業界が求めるスピードを実現し、AIの恩恵を最大限に活用する方法なのです。 お知らせ：Kibarian氏によるSEMICON Westの基調講演「Revolutionizing Semiconductor Collaboration：The Emergence of AI-Driven Industry Platforms」は、10月8日（水）の10:20に予定されています。SEMICON Westでは半導体設計分野のセミナー「The Convergence of Semiconductor Manufacturing and Design」で、先進的システムを市場に投入するための半導体メーカーとチップ設計チームのコラボレーションを取り上げます。開催日時は10月7日火曜日の13:00-16:00となります。SEMICON West 2025 は、10月7日からアリゾナ州フェニックスのPhenix Convention Centerで開催されます。 John Kibarian氏についてJohn K. Kibarian氏は、PDF Solutionsの共同創業者であり、1991年に社長に就任し、2000年からCEOを兼任しています。カーネギーメロン大学で電気工学の理学士号、理学修士号、工学コンピューターサイエンスの博士号を取得しています。Robert (Bob) Smithは、SEMIテクノロジーコミュニティのESD Allianceのエグゼクティブディレクターです。

米グリフィン証券のソフトウェア研究部門マネージング・ディレクター、Jay Vleeschhouwer氏は、電子設計自動化（EDA）業界の金融アナリストとして、半導体業界の設計分野を注意深くウォッチし、この業界に向けた洞察に富んだ分析を提供しています。Vleeschhouwer氏はまた、Design Automation Conference（DAC）において、EDA業界の年次報告「State of EDA」を毎年発表しており、今年の発表を終えたタイミングで、トレンド、EDAとAEC（建築・エンジニアリング・建設）の違い、セキュリティ、チップレットについて話を聞くことができました。以下にその要約を紹介します。 Smith：SynopsysとAnsysの合併が完了した今、どのような変化が予想されますか？Vleeschhouwer氏：Synopsysは現在、エンジニアリングソフトウェア業界における売上高と受注残高で最大の企業となりました。この業界の市場規模はAEC、EDA、および技術系ソフトウェアの全体で300億ドルを超えます。直近の四半期レポートの合併後を想定した受注残高は、業界最大の約98億4,000万ドルにのぼります。重要な問いは、Synopsysが厳密にはEDAとは言えないAnsysの5分の4の事業をどのように統合し、雇用し、展開するのかという点です。つまり、AnsysのEDAの大部分を構成するAnsoftとApache以外の事業のことであり、コンバージェンスというテーマに関わる問題です。また、あらゆる買収において問われるのは、買収した事業や製品ポートフォリオをそのまま維持するのか、しないのかというバランスです。言い換えれば、うまく機能しているならそのまま継続させ、さもなければ、迅速に吸収・統合し、買収側のポートフォリオに活用していくという選択です。このロードマップについては、EDAに特化した側面とコンバージョンの側面から、さらに詳しく考えを聞きたいと思います。 Smith：2025年に予想外の新トレンドはありましたか？Vleeschhouwer氏：簡潔に言えば、主な技術やビジネス上のトレンドに関しては、これまでと大きく変わらない状況が続いています。もちろん最近の大きな外的影響といえば、関税の導入や新たな輸出規制、あるいは輸出規制の変動があります。これが過去数週間から数か月間に起きた最も大きな変化だと言えるでしょう。当社がこれまでレポートで強調してきた多くの技術やビジネスの成果に関しては、何年にもわたってトレンドの変化は見られません。業界データからも、複数のEDAカテゴリが成長を持続していることが見て取れます。複数のカテゴリにわたって製品の採用と成長が広がっていることは、非常に重要な傾向です。この傾向は、EDA業界の最大手4社それぞれに利益をもたらしました。技術的にも納得できる理由があり、今後もこの状況は続くことが予想されます。この重要な長期的トレンドに関しては「変化なし」と言えるでしょう。それ以外の点で2025年に特徴的に見られた興味深い動きは、今年のDACでスタートアップ企業の存在感が増したことです。EDA分野では久しぶりのことです。興味深いことは、スタートアップが活発になったのはEDAだけでなく、エンジニアリングソフトウェアのもう一つの分野であるAEC（建築・エンジニアリング・建設）でも同様だった点です。AECは半導体や電子システムとは無関係ですが、それでも過去四半世紀近くで最も多くのスタートアップが登場しています。ただし、これらエンジニアリングソフトウェアの2つの分野におけるスタートアップの動機は大きく異なっています。EDAスタートアップの動機には共通性がありますが、AECの場合は異なっており、それが分析的に非常に興味深い点です。 Smith：EDAとAECのスタートアップの動機の違いは何ですか？Vleeschhouwer氏：AECは、商業ビル、住宅、インフラ、つまり道路や橋、空港、トンネル、土木、公共事業に関わる分野です。私たちがこの市場で注目している企業には、AutodeskやBentley Systemsがあります。Autodeskは、機械系CAD製品の一部がPCB設計ツールと統合されていることから、EDAとも少し関係があります。いずれにせよ、AEC分野で見られるスタートアップの動機は、主に既存の大手製品に対する顧客の不満が声高に表明されていることに起因しています。これはEDAとは異なります。EDAでは、既存ツールに対する不満がスタートアップを必要とするほど強いとは言えず、それが起爆剤になるとは考えにくいのです。私たちは今、半導体設計や電子システム設計が複雑かつ急速に進化するの目にしており、その背景には、AECよりもはるかに幅広いEDAツールとその機能があります。そこには、既存ツールを補完するニッチな製品の機会が多く存在します。ご承知のように、EDAでは既存ツールを置き換えるのは非常に困難です。業界は現在、Ansys、Cadence、Siemens EDA、Synopsysの「ビッグ4」に集約されており、それがSynopsysとAnsysの合併により今では「ビッグ3」となりました。受注残高は増え続けており、15年間にわたってBBレシオ（受注出荷比率）はポジティブです。数字上は、既存ツールに対する不満や満足度の低さは見受けられません。一方、AECでは顧客のプロファイルやツールの使われ方が異なります。EDAよりもはるかに多くの顧客が存在し、建築事務所や建設会社などが何千社もあります。AECソフトウェアの導入数はEDAの10倍以上です。Autodeskのあるツールが、モダンさなどの観点から顧客の注目を集めており、これがスタートアップの参入機会を生みました。このツールに対する不満が全くないわけではありませんが、そのツールブランドは成長を続け、業界最大のユーザーベースを獲得しました。結局のところ、市場で最大の製品が堅調に成長を続けています。このケースではAutodeskですが、ベンダーはツールの改善が必要な点を認識し、そのために投資をしています。いずれにせよ、スタートアップが存在する理由や市場へのアプローチには違いがあります。 Smith：現在、大きな話題となっているのは2D、3D、そしてチップレットです。チップレットベースの設計における市場はどこにあるのでしょうか？Vleeschhouwer氏：EDAベンダーのコメントによると、ツールの開発と提供に関してはまだ初期段階です。この分野がビジネスに占める割合を正確に測定する方法はありません。しかし、大きな成長余地があるという点は良いことです。多くのツールが整備されるにつれ、技術の実現から製品の提供というサイクルが繰り返されてゆくでしょう。この現象はさらに拡大していくと考えられます。ベンダーには、どれだけのビジネスがこの新技術から生まれているのか、より明確な説明を期待したいところです。新しい技術的現象が新たな成長の起爆剤となるため、ベンダーはその貢献度についてより明確な説明を投資家に求められるでしょう。 Smith：ESDアライアンスでは、設計フローのセキュリティ確保に対する関心が高まり始めています。これは非常に大きな問題です。設計フローはより複雑化しており、協力、連携、新しい標準規格が求められています。Vleeschhouwer氏：その通りです。Siemens EDAは、従来型の製品ライフサイクル管理（PLM）において最大手であり、製造業や産業市場にとって重要なプロセス全体の管理を担っています。その代表的な製品がTeamcenterです。興味深いことに、Siemens EDAはまだTeamcenterとCalibreの統合ができていません。これは本来、当然なされているべきことであり、今でもそうだと思います。TeamcenterとCalibreは、Siemens Industry Softwareが保有する2つの10億ドル規模のブランドです。Calibreは半導体製造向けのツールとして圧倒的なシェアを持ち、少なくとも市場の3分の2を占めています。Teamcenterは従来型PLMの市場リーダーです。この2つのブランドが同じ企業に属していることを考えると、それらを連携させる取り組みは非常に興味深いものになるでしょう。Jay Vleeschhouwer 氏についてJay Vleeschhouwer氏は、米グリフィン証券のソフトウェア研究部門マネージング・ディレクターです。ソフトウェア、半導体、コンピュータハードウェアを含むテクノロジー分野のリサーチアナリストとして40年以上の経験があります。Vleeshhouwer氏は、Design Automation Conference（DAC）で毎年「State of EDA」を発表しています。2025年の発表スライドはこちらからダウンロード可能です：DAC presentation (June 2025) 2.pdf 注：ESDアライアンスは、アリゾナ州フェニックスで開催される SEMICON Westにおいて、10月7日（火）午後1時から4時（米国時間）に3時間のデザイントラック「The Convergence of Semiconductor Manufacturing and Design」を開催します。Robert（Bob）Smithは、SEMI のテクノロジーコミュニティであるESD アライアンスのエグゼクティブディレクターです。

Ann Wu氏がCEOを務めるEDAスタートアップ企業のSilimate社は、チップやIPのデザイナーが設計上の機能および電力・性能・面積（PPA）の問題を検出・修正するためのCopilot（チャットベースの生成AI）を開発しています。Rick Carlson氏は、ESDアライアンスのメンバー企業である Verific Design Automation社の営業担当副社長です。同社は、Silimate社のような中小規模の新興EDA企業や大手EDAベンダー向けに、フロントエンドEDAプラットフォームを提供しています。EDA業界の新旧世代を代表するWu氏、Carlson氏にお話しを聞くことができました。両氏とも、生成AIと大規模言語モデルを基盤ツールとするAI EDAと呼ばれる新分野と、この分野に参入する資金力のあるスタートアップ企業の増加について、楽観的な見方を示しました。Smith：Wuさん、あなたはAppleのハードウェアデザイナーでしたね。AIを基盤技術として起業しようと思ったきっかけは何でしたか？Wu氏：それは常に私の目標でした。Appleは、世界最先端のチップを生産する企業がどのように事業を展開しているのかを理解する機会を与えてくれました。また、最も優れたエンジニアや経営者と一緒に働く機会も得られました。その後、スタンフォード大学に戻り、同様の志を持つ友人Akash Levyと共に魅力的なベンチャー企業を立ち上げる計画を立てました。それがSilimateの始まりです。起業への道を突き進む原動力となったのは、既存のチップ設計プロセスに対する不満でした。AI技術を応用することで、既存のチップ設計手法の限界を解決できる可能性があると感じたのです。Smith：デザイナーが直面するEDAの課題にAIを適用できると考えた理由は何ですか？Wu氏：AIは、これまで手に負えなかったEDAのいくつかの問題に、魅力的な解決策を提供します。従来のEDAソリューションは、（経験則に基づく）ヒューリスティックなアルゴリズムを用いて問題を個別に解決してきました。しかし、明確に定義された入出力の枠組みの間には、（これまでのアプローチでは）解決が困難なグレーゾーンが大量に存在していました。AIを活用することで、このグレーゾーンからパターン、洞察、行動指針を抽出する手段がついに登場したのです。AIのEDAに向けたアプリケーションが大きな興奮と関心を集めているのは、これがマクロな理由です。Smith：つまり生産性向上ということですね。デザイナーにEDAにおけるAIの可能性を納得させるためのキーワードやセールスポイントは他にもありますか？Wu氏：「スピードアップ」もそのキーワードの一つだと思います。最終的に、デザイナーは設計仕様を満たしつつ、テープアウトまでの時間を間に合わせ、さらに短縮することを目指しています。これがすべての決定を、つまり、特定のブロックを完了させるために人員を追加投入するか、チームがシャトルに遅れる原因となる機能を削除するかといった決定を左右します。完全な機能を備えた設計を競合他社より早くテープアウトし、市場に投入できるかが鍵です。「生産性」というキーワードは説得力に欠けます。エンジニアの時間を数分や数時間短縮することが、どのように利益に直結するかを説明できないからです。最終的な決定は、市場投入までのタイムラインに左右されます。市場投入までの時間がすべてです。必要なのは、実際の設計問題を100倍速く特定し解決する手段です。その結果、プロジェクトのスケジュールは大幅にスピードアップします。例えば、AIを活用して大量のデータを処理し、問題を積極的に特定することで、デザイナーは設計を目標に近づけることができるのです。設計内の問題の解決を、数日ではなく数分に、あるいは数カ月ではなく数週間に短縮することが、ディレクター、VP、マネージャーが新しいツールを採用する上で期待する種類の影響です。Smith：ハードウェアデザイナーをEDA分野に駆り立てたものは何ですか？Carlson氏：最も興味深いのは、大規模言語モデル、ニューラルネットワーク、そしてAIです。これは、スタートアップの創業者が、初めてドラマチックなことが実現できると感じるアハ体験のようなものです。私のEDA業界での経験を振り返ると、そこには驚きの連続がありました。Wu氏のSilimateのような企業が提供する新技術の反復的なバージョンによって、複数のアハ体験がもたらされるでしょう。これはまさにゲームチェンジャーです。Smith：ベンチャーキャピタルは再びEDAに投資していますか？Carlson氏：はい。ベンチャーキャピタルの中には、何十年もEDAに投資していないところもあります。彼らは賢い人々です。優れたデューデリジェンスを行うことができる優秀な人材を豊富に抱えています。投資額も相当な規模です。単なるシード資金ではありません。あるスタートアップの最初のラウンドは300万ドルでした。現在は次のラウンドで2,000万ドルを調達中です。彼らは自社のプレマネーが5,000万～6,000万ドルになるはずだと主張しています。まだスタートしたばかりなのに、既に大きな関心を集めています。1年後に振り返ると、この分野にこれほど多くの資金が流入するとは信じられなかったと感じるでしょう。世界の舞台に大きな影響を与えています。今は、コンピュータチップの設計やその周辺にかかわることができれば、素晴らしい時間を過ごせるでしょう。Smith：Y Combinator（YC）がSilimateに投資しましたね。Wu：はい、その通りです。YCが投資する最初のEDA企業に選ばれたことは光栄です。半導体とEDAの分野は私たちの技術インフラの重要な要素ですが、最近まで注目されていませんでした。半導体業界は過去数年、ヘッドラインニュースにはなっていませんでした。しかし今では、Wall Street Journalがほぼ毎日、半導体チップ関連の記事を掲載しています。人々は、これが世界の技術基盤の根本的な部分であり、この技術基盤を駆動するソフトウェアも同様に重要で、投資すべき分野であることに気づき始めています。 著者について：Robert (Bob) Smithは、SEMI テクノロジーコミュニティである ESD Allianceの事務局長です。

業界でエグゼクティブ・アドバイザーとして活動するJeff Lewis氏は、初期のIP開発企業の一つであるArtisan Componentsのマーケティングおよび事業開発担当副社長でした。1996年から2000年までArtisanに勤務したLewis氏は、今日74億8000万ドルと推定されるIP市場を構築したエリートグループの一員でした。Artisan Componentsは、2004年に9億1300万ドルでArmに買収されました。

半導体材料および技術のライセンス企業であるAtomera社がESD Alianceに加入されるにあたり、同社のCEOであるScott Bibaud氏にトランジスタを強化して電子製品の性能を高める原子レベルの技術について話を聞きました。

米国投資銀行Needham & Company, LLCのシニアアナリストであるCharles Shi氏が、今年SEMICON Westと併催された2022 Design Automation Conferenceでされた講演は大変興味深いものでした。「EDA Powers Through Semiconductor Cycles」とのタイトルの下で示された、電子システム設計（ESD）エコシステムの明るい見通しについて、講演後にShi氏にお聞きしました。

電子システム設計分野を担当するトップアナリストであるLaurie Balch氏は、技術動向の把握と分析、新たな市場機会の予測に精通しています。また、企業の戦略やM A、さらには市場の状況や発展についての素晴らしい情報源でもあります。だからこそ、今回のディスカッションの機会を楽しみにしていました。 業界の古参の方々なら、Balch氏をDataquest在籍時代から、あるいは故Gary Smith 氏が設立したマーケットインテリジェンスとアドバイザリーサービスを提供するGary Smith EDAに参画したころから覚えていらっしゃるでしょう。彼女は現在、設計・エンジニアリング業界向けの市場調査会社であるPedestal Researchの社長兼調査部長を務めています。ESD Allianceのメンバーである同社は、2018年にGary Smith EDAの事業を引き継いで設立されました。 Smith：EDAや半導体IPの市場において、大きなニュートレンドはありますか？ Balch氏：システムレベル設計へのシフトが必要であると広く認識がされるようになったのは素晴らしいことです。主要なEDAベンダーの間で、戦略的方向性は異なるにしても、このような考え方が定着しつつあると見ています。Cadence、Siemens、Synopsys、Ansysは、いずれもEDA企業であることから重心をずらすことはありませんが、将来の方向性についてはそれぞれ異なる見通しを示しています。全社が同意しているのは、EDAは関連する他の設計領域へ進出する必要があるという点であり、私も同感です。 しかし、各社の将来の成長に向けた方向性の選択は、半導体IP、機械・システム設計、ソフトウェア開発ツールなどさまざまです。純粋なエレクトロニクス設計以外への拡大は、エンジニアリングチームが従来の専門分野にとどまったアプローチではなく、システムレベルの包括的視点を持つことが重要になることを物語っています。 Smith：オープンソースEDA、そして米国政府のDARPAをはじめとするこの分野で活躍する企業が話題となっています。この動き、そして今後の市場への潜在的影響について、どのようにお考えですか？ Balch氏：オープンソースEDAは、特定のタイプのユースケースやユーザーグループに対してソリューションを提供できる可能性があるという点では、テクノロジー業界の他のオープンソースの取り組みと変わりません。小規模な組織による設計予備調査では、オープンソースツールの登場が設計能力を拡大する大きなチャンスを生み出しました。また、設計上の問題に対する独自のアプローチを試そうとする一流研究者やEDAイノベーターたちの広範なコラボレーションや創造的探求の枠組みとしても機能します。 しかし、EDA市場の大部分で、オープンソースツールは脅威とはなりません。ほとんどの設計チームが、市販のEDAツールが提供する厳密なテストと手厚い技術サポートに依存しているのが実情です。オープンソースツールへ移行するユーザーは、設計の最終的な製品化成功までに追加される新たな不確実性を受け入れ、EDAベンダーからのバグサポートや技術的不具合への対応をあきらめる必要があります。 多くのユーザーは、開発に費用と時間がかかる複雑な設計のためにツールを選択する際、設計の製品化を実現する高いレベルの保証を求めます。オープンソースEDAは、ツールの革新をもたらす興味深い新しい道を提示し、EDA業界はそれを常に大いに歓迎し、熱心に奨励しているものの、商用EDA市場を直ちに危険にさらすことはないでしょう。 Smith：クラウドベースの設計は、いずれ主流になるのでしょうか。その場合、既存のビジネスモデルにはどのような影響が考えられますか。ペイパーユーズの価格設定により、設計ツールをより安価に提供することで、さらなるイノベーションが促進される可能性はありませんか？ Balch氏：クラウドベースの設計については、何十年も前から繰り返し話題に上っていますが、まだ捉えどころのないファンタジーといったところです。しかし、根本的な変化が進行している今こそ、クラウドベースデザインに弾みがつく時期だと思います。世界的なパンデミックによって私たちの仕事環境のパラダイムが塗り替えられることを望んだ人はいなかったでしょうが、それが現実となりました。エンジニアリングチームを含む多くの従業員が自宅など遠隔地で仕事をすることが普通になったことを無視できません。 セントラルオフィスに設置されたハードウェアとソフトウェアで仕事をするという考えは、もはや当たり前のことではなくなりました。幅広いエンジニアリング機能を網羅する多様性を持った設計チームが相互接続したツールにアクセスする方が、より一般的になりつつあります。設計チームは、固定的なツールライセンスの代わりに、設計フェーズごとに異なるツール間を移動できるアダプティブソフトウェアライセンスを購入することに興味を寄せています。 おそらく最も重要なことは、こうした設計環境のプラットフォームとなるサードパーティのクラウドインフラが十分に整備されたことです。クラウドプロバイダーは、長い間大きな障害となっていた設計データのセキュリティと機密性に関する懸念に対処しています。 設計作業をクラウドに移行することで、EDAベンダーにはより柔軟なライセンスが要求されますが、これまで新しいツールを試すのにコストがかかったり技術的に困難だったりしたと感じていた顧客により多くの機会を与えることができるのは間違いないでしょう。設計チームが問題に直面するまで使うのをためらいがちな多くのポイントツール（解析ソフトウェアなど）にとって、特に大きなインパクトとなる可能性があります。クラウドベースのツールへのアクセスによって、IT統合や価格面での障壁を取り除くことになれば、これまで利用してこなかった様々なEDAツールを採用する新しいユーザーが現れるかもしれません。 Smith：今、半導体の設計と製造のサプライチェーンを地理的に分散させる必要性が盛んに議論されています。EDAは歴史的に北米に拠点を置く企業が中心となってきました。この状況は変わると思いますか？ (明らかに、中国がこれに対する1つの答えですが、EUのような他の地域でも、国内サプライチェーンに資金を提供する噂が多々あり、私はこれがEDAとIPを含むと推測しています)。 Balch氏：世界は国際化しています。EDAベンダーは長い間、米国に本社を置く企業が主流でしたが、アジア太平洋地域では何年にもわたってユーザー数とEDA支出額が急増しています。また、ヨーロッパにも過去から非常に大きなユーザーコミュニティがあります。中南米や中東でも、EDAユーザー数は大幅に増加しています。これは、エレクトロニクスメーカーが各地域に進出し、世界的にエンジニアの教育訓練が強化されたことが一因だと考えられます。 エレクトロニクスのエコシステムは、もはやシリコンバレーだけが中心というわけではありません。世界中のエンジニアが米国の外でキャリアアップする機会を求めることは必然であり、その中には新しいEDA技術の立ち上げも含まれます。多くの国や地域もまた、単なる製造業にとどまらない自国のエレクトロニクス産業構築による大きな経済的可能性を認識しています。中国がこの戦略を積極的に推進していることはよく知られていますが、中国だけに限られたことではありません。 一方、ソフトウェア製品、特に EDA は、一般的に有形製品のようなサプライチェーンの圧力にさらされることはありません。購入したEDAツールがどこかの港の貨物コンテナに眠っていて入手できないという理由で、EDAサプライヤーを変えようとする人はいないでしょう。EDAツールの価格は、輸送コストの一時的高騰によって値上げされることはありません。ユーザーは、EDAツールが技術的なニーズを満たしていない場合にはじめて、EDAサプライヤーの変更を検討します。 そのツールの性能はクラス最高レベルか？そのツールは使いやすく、完全なEDAフローにうまく統合されているか？これらは、EDAツールがどこで作られたかとは関係のない質問です。今日の主要なEDAベンダーは、自社のツールに最高の技術を搭載し、世界の学術研究機関と密接に協力してエレクトロニクス設計の進歩を製品化することによって、競争力を維持することができますし、これからもそうであると確信しています。 全体的に見て、米国外のEDAベンダーの台頭は、業界にとってプラスになると思います。より多くの投資資金が、幅広い設計上の問題に対応できる新しいEDAベンダーの誕生につながるのです。EDAベンダーの地理的な多様性は、既存のEDA企業にとって脅威である以上に、各社にとってEDA市場を拡大する可能性を秘めていると思います。世界中でEDAのスタートアップが盛んになることは、何よりもユーザーの利益につながります。 しかし、国際的なEDAとIPサプライヤーの主たる懸念はセキュリティの分野であり、特にセキュリティの点で疑わしい慣行で知られている国で開発されたIPにあることは認識する必要があります。検出不可能なセキュリティの脆弱性を恐れて、設計チームはセキュリティの保証を得ることができない地域で開発されたIPに頼ることをためらいます。このような不安は、多くの地域に拠点を置くIPベンダーや、それほどではありませんがEDAベンダーにとって、ビジネスを制限する要因になる可能性があります。 Smith：ムーアの法則の延長について、どのようにお考えですか。ムーアの法則を（方法は違えど）前進させ続ける理由は何だとお考えですか？ Balch氏：私は常に、科学者の創造性と手腕を固く信じています。新型コロナウイルス感染の新しい治療法の開発であれ、半導体技術の革新であれ、私たちは障害を克服する能力をもっていると確信しています。「ムーアの法則」と呼ぶことはやめた方がいいかもしれませんが、エレクトロニクスの利用を増やし続けるために、新しい方法を考案するのは必然だと思います。設計チームは、設計内容を最適化するために、高度な材料、パッケージング、プロセス技術を組み合わせて取り入れる必要があります。 EDAツールは、エンジニアが様々な技術のトレードオフ評価を早期に行う重要な機会を提供します。3次元積層IC、MCM、チップレット、窒化ガリウム、先進のインターコネクト・インターフェイススキームなど、設計と製造の両面で業界の限界に挑戦し続けているのは素晴らしいことです。エレクトロニクス設計者の決意と粘り強さは、今日の技術的限界の境界を飛び越える方法を発明し続けるに違いないと確信しています。 Laurie Balch氏について Laurie Balch氏は、Pedestal Researchのリサーチディレクターです。設計・エンジニアリング業界を対象とした幅広い技術をカバーする一流のアナリストとして、20年以上の経験があります。Gary Smith EDAのチーフアナリスト、Gartnerのリサーチディレクターを経て、EDA、半導体IP、組み込みソフトウェア、半導体自動テスト装置（ATE）、テスト用設計（DFT）、機械CAx（CAD/CAM/CAE）アプリケーション、製品ライフサイクル管理（PLM）の市場トレンドを調査しています。Balch氏は、システムレベル設計とESL、DFTとテスト手法、IPとエンタープライズツール、回路解析ツール、予測と統計に重点を置いて研究を行っています。 Robert（Bob）Smithは、SEMI技術コミュニティのESD Allianceの事務局長です。

1990年代初頭、さまざまなスキルレベルのエンジニアたちが強力なPCを手に入れ、インターフェイスや動作を定義した再利用可能なコンポーネントのブロックやライブラリを設計し、販売を始めました。これらのブロックはIP（Intellectual Property）と呼ばれ、ICの設計に組み込まれるようになり、それは今も続いています。 IPの新市場は、新たなビジネス機会の興奮をもたらしたが、まだ未検証な技術であり、不確実性もありました。多くの駆け出しの企業が失敗しました。しかし、今日では全く違う話となっています。シリコンIPサプライヤーには、Arm社、Cadence社、Synopsys社が名を連ね、この分野の売上高は、今では初期のガレージでのスタートアップ時代とはかけ離れた年間40億ドル以上となっています。 ESD AllianceのメンバーであるCASTは、1993年からシリコンIPを提供しており、半導体産業の目覚ましい成長と共に歩んできました。CASTのCEOであるNikos Zervas氏に、IPビジネスの黎明期と今後の展望についてお聞きしました。 Smith：初期のシリコンIP業界はどんな様子でしたか。 Zervas氏：IPの西部開拓時代とでも言うべき頃は、売り手も買い手もIPから利益を得ようとしたものの、何も標準化されていませんでした。そのため、それが上手くいくかどうか試してみる以外に、手立てはありませんでした。参入障壁は低く、必要なのはRTLコーディングの技術とツール、試作用FPGA、そして数千ドルほどの投資だけだと誰もが考えており、何百ものIP企業が登場しました。 IPの提供形式、品質基準、ビジネス慣行は、ベンダーによっても、また時期によっても変化してきました。リスクは高く、欠陥のあるIPコアが原因で再設計や市場の失敗に至る悲惨なケースが多発しました。 Smith：シリコンIP市場はその時代からどのように変化したのでしょう。 Zervas氏：高品質のIPを提供し、また顧客サポートにも秀でていた企業は生き残り、それ以外は消え去りました。最終的に業界は、IPの必要条件や品質に関する妥当な共通認識と、一貫したビジネス慣習を中心にして構成されるようになりました。 SoCの成長に伴い、IP製品の複雑性が増大しました。これまでは最大級のASICでも数百万ゲート程度でしたが、現在では数億ゲートに達しており、IPのサイズも小さな機能から、多数の機能が統合されたサブシステムへと進化しています。初めのころは、画像処理IPの設計者は、FIR（有限インパルス応答）フィルターやDCT（離散コサイン変換）ブロックなどの機能を個別にライセンスしていました。今日では、これらの機能を内蔵したJPEG圧縮コアや、さらにはビデオを処理、安定化、圧縮してイーサネットでストリーミングするまでが完全にブラックボックス化されたサブシステムをライセンスしています。 IPの選択基準も変わりました。初期の180nm ASICプロセス時代のIPでは、ゲート数が数千でも小さいことが決定的に有利だったため、余分なゲートをすべて排除するように手作業で作られていました。しかし、7nmや5nmのプロセスでは、数万ゲートの違いは単なるノイズに過ぎず、IPコアの信頼性、機能性、性能が最も重要になっています。 Smith：シリコンIP市場が拡大したのはいつからですか。その原動力は何でしたか。 Zervas氏：2000年代前半から中盤までは、IPとは何か、どのように使用するのがベストなのかが明確でなく、初期のあまり優れていないプロバイダーも残っていましたが、次第に受け入れられるようになり、新たなベストプラクティスも生まれました。 2000年代後半には、スマートフォンの登場、IoTアプリケーションの急増、自動車システムの高度化などにより、IP市場が爆発的に拡大しました。実際、ESD AllianceのElectronic Design Market Data Reportによると、今日のIPライセンスによる収益は、フロントエンドEDAツールのライセンス収益を上回っています。これは、1990年代後半には想像もできなかったことです。 Smith：シリコンIPによってチップ設計はどのように変化しましたか。 Zervas氏：今日の設計者には、巨大で複雑なシステムを、短い市場投入までの時間の中で設計することが求められています。これは、高いレベルの設計の抽象化と、シリコンIPが提供する分散した専門技術がなければ不可能です。 しかしIPは、差別化の方法という課題ももたらします。誰もが同じIPを利用できる中で、市場で際立った製品を設計することができるのでしょうか。 現時点での差別化手法の答えは、巧妙なSoCアーキテクチャが中心となります。優れた性能や低消費電力など、他より優れた機能を提供するためには、個々のIPブロックの完成度ではなく、システムの要件に応じて最適なIPを選択し、それらのIPコアを統合してクリーンな通信や効率的なリソース共有を行うなど、システムレベルでの賢い判断が必要になります。これは、現代の建築設計に似ています。すべての企業が、コンクリートやガラスといった同じ材料やツールを利用していますが、優れた建築物を生み出す企業はその中の一部なのです。 Smith：IPライセンスのビジネスモデルには、前払いのライセンス料、サブスクリプション、ロイヤリティ、あるいはそれらの組み合わせなど、いくつかの異なるモデルがあるようです。今後、IP市場は一つの基本的なモデルに集約されていくと思いますか、それとも様々なモデルが混在していくのでしょうか。 Zervas氏：異なるモデルは異なるニーズに対応します。例えば、SPIインターフェイスのようなコモディティIPではロイヤリティを要求できませんが、112Gbps SERDESのようなユニークな最先端IPでは可能です。 私は、市場では今後もさまざまなビジネスモデルが存在すると考えていますが、モデルの数は減少し、条件も整い始めるでしょう。 Nikos Zervas氏について Nikos Zervas博士は、CAST, Inc.の最高経営責任者です。2001年に画像・映像圧縮IP開発企業であるAlma Technologies社を共同設立し、CASTに参加するまでの9年間、会長兼CEOとして同社を率いてきました。また、Hellenic Semiconductor Industry Associationの創設メンバーであり、数年間にわたり同協会の役員として戦略的計画を担当してきました。IEEEのシニアメンバーであり、ギリシャのTechnical Chambersのメンバーでもあり、GSIAのIP Working Groupに貢献し、データ圧縮設計とその関連トピックに関する複数の技術論文を発表しています。 Robert（Bob）Smithは、SEMIの技術コミュニティであるESD Allianceの事務局長です。

AnsysのJohn Lee、Rich Goldman、Marc Swinnenの3人に会うと、設計上の課題が山積しているにもかかわらず、いつも半導体業界に対する楽観的な見方を聞かされます。彼らは、ハイテク、航空宇宙・防衛、自動車、IoT、5Gなどの分野では、信頼性の高い効率的な電子システムへのニーズが高く、その共通項は通信であると強調します。 特に最近では、システム企業による独自のカスタムチップ製造がもたらした市場ダイナミクスの変化について、3人は強気の姿勢を見せています。このようなシステム企業は、従来のセグメントに特化したチップではなく、異なる視点から設計を見直してチップを製造しています。これは複雑性が大きく増大したためです。 SEMI の技術コミュニティESD AllianceのメンバーであるAnsysは、従業員数 4,100 名の企業であり、製品設計、テスト、運用のための包括的なマルチフィジックスシミュレーションソフトウェアの製品・サービスを提供しています。Lee氏、Goldman氏、Swinnen氏から、Ansysの半導体・エレクトロニクス部門についてお聞きしました。 Smith：システム企業が自社独自のチップ製造に乗り出すことに気づいたのはいつ頃ですか。このトレンドを推進しているのは何でしょうか。 Lee氏：転換点となったのは、大規模データセンターやシステム企業がシステム設計用エンタープライズプラットフォームの必要性を認識したときで、3年ほど前になります。こうした企業は、コスト効率を向上し、また外部サプライヤーへの依存を防ぐために、カスタムメイドのシリコンを設計しています。さらに、各社固有のプラットフォームに基づく差別化を図ることで、各社それぞれのニーズに合わせて演算能力を最適化したいと考えています。 Smith：効果的で信頼性の高い電子システムを実現するためにマルチフィジックスが求められているのはなぜでしょうか。 Lee氏：マルチフィジックス解析に対するニーズは急速に高まっています。例えば、3D ICの物理解析では、ICとシステムが交差する部分で3D化が発生することから、力学的要素と電気的要素を融合した機械工学が導入されています。その結果、パッケージ内のチップの安定性を解析するために、マルチフィジックスが必要になるのです。 Goldman氏：また、積層チップ、3D IC、WOW（wafer on wafer）への動きに伴い、従来の機能、性能、電力の解析に加えて、熱、電磁気、力学解析が必要になります。各解析は、順次ではなく、一緒に行う必要があります。これが、マルチプルフィジックスとは違う、マルチフィジックスとなるのです。 Smith：半導体設計には、マルチプルフィジックスとマルチフィジックスという2つのまったく異なる領域が必要とされます。その違いは何でしょうか。 Swinnen氏：マルチプルフィジックスは、ICから巨大システムに至るまでを解析するのに必要な様々な物理学の広さを意味します。一方、マルチフィジックスは、複数の物理的効果を同時に解析する機能を意味し、それが設計に与える影響と、異なる物理的効果の相互作用を説明します。マルチフィジックスは、システム環境の全コンテキストを解析するために不可欠であり、その範囲は、ナノメートルからキロメートルに及び、マルチチップパッケージング、チップtoパッケージtoシリコン、マルチドメインガイダンスを備えたシステムなどが含まれます。 Goldman氏：例えば、自動運転車には、AIシステムオンチップ、半導体センサー、インフォテインメントシステム、レーダー・ライダー探知機などが搭載されていますが、これらはすべて雨や暑さ、極寒の中で動作しなければなりません。 Smith：設計グループに物理学や電磁気学の専門家が加わるようになった理由はなんでしょうか。 Swinnen氏：膨大な数の技術的要求と、おそらくは誤認識によって、複雑さが爆発してしまったのです。 Goldman氏：半導体業界が誤って認識している「システムオンチップ」について考えてみましょう。チップそれ自体は決してシステムではありません。むしろ、大きなシステムの中の複雑なコンポーネントであり、そのコンテキストにおいて解析されなければなりません。3D ICではこれが一つになり、従来のSoC設計の範囲外である物理学的認識が求められることになります。3D ICの複数のチップは基板上で極めて接近した位置にあり、それらが確実かつ効率的に動作するためには、半導体設計、パッケージング、システム設計、3D IC設計のワークフローにマルチフィジックスを組み込む必要があります。 Smith：解決策は何ですか？ Goldman氏：システム、物理学、シリコンの専門知識を持った異種グループを一つにして動かすためには、特殊なデジタルスレッドが必要であることは明らかです。現時点では、これらのグループや分野が同じ会社に揃っていないかもしれません。ファウンドリ、ファブレス、OSATのどれであってもです。 Lee氏: システム設計環境全体を統一するためには、クラウドベースでオープンかつ拡張可能な異種混在型のエンタープライズ計算プラットフォームが必要です。これは、SaaSベースのビジネス・モデルに似ており、Simulation-as-a-Service（SaaS）として知られています。 大手システムデザインハウスでは、設計グループの垂直統合がすでに進んでいますが、電子設計ツールにも進歩が見られます。これらツールは、熱、流体力学（CFD）、機械的応力および信頼性解析を含む、包括的なマルチフィジックス機能を単一の解析コックピットから提供することを始めています。 今日のシステム設計者は、2つのプラットフォームの課題に直面しています。1つ目は、複数のソースからの解析結果を受け入れ、それらを重ね合わせて相互に分析できるようなオープンな環境の必要性です。2つ目は、最新の3nmチップや3D ICシステムで生成される膨大な量のデータを処理する能力がある設計プラットフォームの必要性であり、これには、伸縮性のあるクラウドコンピューティングとの密接な連携が求められます。技術者がPerlスクリプトを書いて誰かに渡すという時代は終わりました。業界はこの課題に、クラウドネイティブで、異種混合の企業設計を可能にするオープンかつ拡張性のある新世代の設計プラットフォームをもって応えていると考えます。 今日、私たちは電子設計の変曲点にいることは間違いありませんが、電子業界は以前にもこのような状況に直面したことがあり、これらの課題も克服できると確信しています。 Rich Goldman氏について Rich Goldman氏は、Ansysのエレクトロニクス・半導体ビジネスユニットのマーケティングディレクターです。Goldman氏は、シラキュース大学で理学士号を取得し、エンジニアリングマネジメントのMBAと理学修士号を取得しています。また、アルメニアのハイテク教育と経済エコシステムの発展に貢献したとして、ロシア・アルメニア（スラブノイチ）大学とアルメニア国立工科大学から名誉博士号を授与されています。EDACの理事も務めていました。 John Lee氏について John Lee氏は、Ansysのエレクトロニクス・半導体ビジネスユニットのジェネラルマネージャー兼バイスプレジデントです。Lee氏は、集積回路設計のための初の専用ビッグデータプラットフォームを開発したGear Design Solutions（現アンシス）の共同設立者であり、CEOを務めました。他にも2つのスタートアップ企業（Mojave Design社、Performance Signal Integrity社）を共同設立し、これらの企業は現在シノプシスの傘下に入っています。 カーネギーメロン大学で学士号と修士号を取得しています。 Mark Swinnen氏について Marc Swinnenは、Ansysのエレクトロニクス・半導体部門の製品マーケティング担当ディレクターです。ベルギーのKUルーベンで電子工学と産業経営の修士号を取得し、サンノゼ州立大学でMBAを取得しています。 Bob Smithについて Robert (Bob) Smithは、SEMIの技術コミュニティであるESD Allianceのエグゼクティブ・ディレクターです。半導体設計のエコシステム全体に製品やサービスを提供する企業の国際的な組織であるESD Allianceの管理・運営を担当しています。

フォトマスクでの曲線形状の使用が進み、設計への曲線形状使用も現実的になるなど、製造分野に変化が訪れています。これは四角形から曲線形状への革命のほんの始まりなのかもしれません。物理的な設計インフラを曲線に変更するのは、気が遠くなるようなことに思えますが、曲線形状を使った設計は実現可能なのでしょうか。 D2SのCEOである藤村晶（ふじむらあき）氏に、未来の設計の形状についてお尋ねすることにしました。D2SはSEMIの技術委員会のひとつであるESD Allianceのメンバーです。 Smith：四角形と曲線形状の違いはなんでしょうか。 藤村氏：製造されたマスクとウェーハ上の形状は、たとえ入力されたCAD形状が四角形だったとしても、どれも曲線的です（図1）。自然界では直角にはまがらないのが常ですから、鋭角に見えるのも、どれだけ目を凝らしているかで変わります。現在の最先端ノードサイズと必要な解像度では、図2の左図のように、ウェーハやマスク上の形状が目に見えて曲線的になっています。 1980年代以降、チップの設計および製造システムでは、座標軸に平行な四角形が使用されてきました。これは、1）トランジスタや配線の設計には四角形で十分であること、2）CPUベースのコンピュータアルゴリズムで計算するには四角形の方がはるかに効率的であること、などの理由によるものです。曲線形状には、ある解像度で区分した線形ポリゴンや、スプラインのような任意の曲線、円や楕円などの特定の曲線パターンがあります。 図1：マスクやウェーハ上の全ての形状は、入力される形状が四角形であっても曲線的になる。 出所：D2S Smith：曲線的なマスクの利点はなんでしょうか。 藤村氏：半導体の製造現場では、マスク上の形状を四角形ではなく、曲線で補正することで、リソグラフィの最適なプロセスウィンドウが得られることが知られています。このテーマについては、数十年にわたって数多くの研究が行われてきました。純粋に曲線的なマスク形状を生成する技術は、光近接効果補正（OPC）の発展形であるインバースリソグラフィ技術（ILT）として知られています。 2020 年 2 月に開催された eBeam Initiative のイベントで、Micron Technology は、曲線的 ILTによって、先進的メモリ設計のプロセスウィンドウが最大で85%改善されたという研究結果を発表しました（図 2 参照）。さらに、D2S社のRyan Pearman氏は、Photomask Japan 2019において、ILTは優れているだけでなく、製造されるマスクのばらつきも低減されるため、完全な曲線化というパラダイムへ向かうことが望ましいという研究結果を発表しました。 図2：Micron Technologyは2020 SPIE Advanced Lithography ConferenceのeBeam Initiativeイベントにおいて、曲線的マスク形状を先進的メモリに使用する利点を説明した。 出所：Micron Technology Smith：利点は何十年も知られているのに、今まで動きがなかったのはなぜでしょう。 藤村氏：いくつかのことが同時に発生したのです。マルチビームマスク描画装置が利用可能になったこと。汎用コンピューティングのGPUアクセラレーションが主流になったこと。そして、ウェーハプロセスウィンドウ（製造のばらつきに対する耐性）が、5nm からさらに3nmに進もうとする先端ノードで問題化していることです。曲線ILTの必要性はこれまでになく高まっており、今後はEUVリソグラフィにも波及するでしょうが、これがマルチビームマスク描画やGPUアクセラレーションの登場で利用可能となったのです。 Smith：曲線的なマスク形状によって、曲線的な設計形状も可能になりますか。 藤村氏：曲線的なマスク形状の採用は、ウェーハ上の曲線形状をターゲットにするための最初のステップです。曲線形状のマスクがなければ、曲線的設計をターゲットにし、これを高い信頼性で製造することは困難です。曲線 ILTは、ピクセル空間で計算され、ウェーハリソグラフィのプロセスウィンドウを最大化するために必要なマスク形状を出力します。曲線ILTの副次的効果として、曲線形状もターゲットとして入力することができます。ILT（おそらくGPUアクセラレーションを使ったILT）は、入力データをラスターデータ（ピクセル画像）に変換して計算するため、ILTアルゴリズム自体は、曲線的なデザインデータの量が増えても、実行時間を含めて影響を受けません。 できあがったマスク形状は、マルチビームマスク描画装置に書き込まれ、これがピクセルを電子ビームで描画します。四角形も曲線形状も描画速度に違いはありません。突然、約30年間ではじめて、曲線設計がチップ製造で何の変りもなく扱えるようになったのです。 Smith：しかし、曲線的な設計は難しいのではないですか。多くの装置は四角い形状を前提にしています。 藤村氏：その通りです。突然、チップのあちこちに曲線的な配線が施されたり、スタンダードセルやメモリーセルに曲線的なイントラコネクトが施されたりすることはないでしょう。自動レイアウト、タイミング解析、カスタムレイアウト、寄生素子の抽出、デザインルールチェックといった、フィジカルデザインのインフラ全体が一斉に曲線デザインに移行する可能性は極めて低いと思います。では、これらの問題の一部を「ホットスポット」ソリューションとして、特定のケースに時間をかけて取り組むことはできないでしょうか。例えば、GPUアクセラレーションによるSPICEシミュレータが登場していますが、GPUアクセラレーションが設計に採用されれば、製造業で起きたような変革が設計でも（徐々に）起きる可能性があります。問題は、それに見合うだけの価値があるかどうかだと思います。 Smith：見合うとお考えですか。 藤村氏：インフラ全体に手間をかける価値があるかどうかはわかりません。様々な理由で「ホット」になっているスポットには、確かなメリットがあります。32ビットのバスを1グリッド分折り曲げるには、曲線形状の方がスペース上ははるかに効率的であることは間違いありません。スタンダードセルやメモリーセルの中には、曲線的な設計の方がうまく詰め込める機能もあります。一般的には、配線がチップサイズ縮小の限界となっていることは言うまでもありませんが、シュリンクの鍵となる重要なエリアは常に存在します。 また、製造上のメリットもあります。一般的に、今回のように30年ぶりに何かが大きく変われば、その不連続性を利用したイノベーションが起こるはずです。そこで、コミュニティの資本力を結集して、どんなことができるのかを考えてみましょう。最初にすべきことは、曲線的な設計が製造可能になるであろうことを、広く知らせることです。 著者について ロバート（ボブ）・スミスは、SEMIの戦略的アソシエーションパートナーのESD Allianceの専務理事です。半導体設計エコシステムで製品およびサービスを提供する企業の国際工業会であるESD Allianceの管理運営を担当しています。