Fan-Out Wafer LevelやPLP技術への標準化活動の具体的な取り組み状況
SEMIスタンダード3D Packaging & Integration日本地区技術委員会
共同委員長:釣屋政弘(iNEMI)、島本晴夫(AIST) 2018年4月18日
SEMI通信2018年3月号のSEMIスタンダード情報で述べたように、3D Packaging & Integrationグローバル技術委員会では、その対象範囲をFan-Out Wafer Level Package(FOWLP)やPanel Level Package(PLP)に広げて標準化活動を推進しています。SEMI規格の開発が必要な分野については、日本では、3D Packaging & Integration日本地区技術委員会傘下のSteering Groupが会議を開催して議論しています。当4月号では、Steering Groupでの活動状況について簡単に紹介します。
1.FOWLP/PLPの代表的な組み立てフローと課題
近年、iPhone7においてInFo-WLPが採用されて以来、急激にFOWLPやPLPの製造技術に注目が集まって来ました。本製造フローには先にチップを搭載してから再配線層(RDL)を形成するか先にRDLを形成してからチップをダイボンドするかによって、Chip First/Chip Last, RDL First/RDL Last等多種の呼称が存在しています。そこに流動の形態が加わりました。図1に代表的なChip First(あるいはRDL Last)フローを紹介しています。ウェハレベルでハンドリングするWLP、パネルサイズでハンドリングするPLPが加わり、製造工程の多様化に伴う標準化の必要性が増してきています。
3月号でも触れましたが、まずはパネルサイズの標準化がWorld Wideな取り組みの中で直近の課題となっています。パネルの場合は、サイズによって加工範囲のみならず、パネル用FOUPの大きさや重量がハンドリングする装置のロードポート幅や搬送駆動能力に影響してくるため、早急な規格化が必要となっています。パネル用FOUPについては、Physical Interfaces & Carriers (PI&C) グローバル技術委員会で、標準化を推進することになりました。
パネルサイズ以外の項目としてSteering Group会議の中で抽出された課題としては、
- モールド樹脂と再配線材との密着強度の測定方法
- コンプレッションモールド用モールド樹脂流動性測定方法
- パネルレベルでのボイドやデラミネーションの検査方法
- チップ搭載の許容ずれ量のガイドライン化
- 再配線層の伸び率によるCu配線層へのダメージ相関性の検証
など、多数の項目に跨りました。項目的には、過去から存在する測定方法もありますが、対象とするFOWLP/PLPには寸法的にも材料的にも適用できないケースが多々発生してきています。技術の進歩とともに測定方法についても見直すことも含め、本活動の中では、まず「モールド樹脂と再配線層の接着強度の測定方法」の標準化をテーマに推進しようと考えています。

図1:代表的なFOWLPの製造フロー
2.今後の活動プラン
2種類の材料間の密着強度測定方法については、JISハンドブックの「接着」に記載された各種測定方法があります。これらはいずれも2枚の材料間を接着剤で接合された試験片に各方向へ引っ張った時の剥離強度と剥離モードから接着強度を測定しています。これをそのままモールド樹脂と再配線層の密着強度測定に適用するためには、試験対象としては寸法的にも強度的にも剥離メカニズムを考察する上でも工夫が必要と考えています。図2にFOWLPにおける接着強度が必要な箇所および応力の集中時に考慮すべき個所を示しています。以上から、次のステップにて標準化を進めようと考えています。
- 各種測定方法の提案
- 関係する材料メーカ及びSteering Group参画メーカへのヒアリングとアンケート
- タスクフォースの設立とFOWLP/PLPに適した測定方法の立案
- 実測と現象との相関を検証
- 標準化の原案作成とSEMI規格化
現在、上記②のステージを進行中ですが、興味のあるメーカの参画をお願いいたします。

図2:接着強度測定箇所及び応力集中個所
3.その他の活動
今回はFOWLP/PLPに関係した標準化活動に焦点を絞って紹介してきましたが、3D Packaging & Integration技術委員会としては、3D関係としては、ウェハとウェハとの積層接合(W2W接合)時のウェハ間の接合強度やウェハとサポートウェハやガラスとの間のテンポラリー材の接合強度についても、同様な観点から標準化すべく提案および規格化を推進しています。ますます要求されるMore than Mooreの領域におけるヘテロジニアス構造では、更に主役となるこれらのパッケージ技術に関する標準化を推進し、市場への展開が一層加速されることを期待しています。
本件についての問合せ:
SEMIジャパン スタンダード&EHS部 柳澤智栄([email protected] )