|
関連情報
微細化のブレイクスルーセミナー
| |||||||||||||||||||||||||||||||
プログラム概要
32nm以降のデバイス開発が本格化していく中で、リソグラフィ技術が先導していく必要があります。現在、本命視されているダブルパターニング技術は、生産性と加工精度の両立が重要であり、これまで以上に各要素技術を融合させなければなりません。また、次世代技術としてのEUVリソグラフィおよびナノインプリント技術も進展しています。本セミナーでは、32nm以降のリソグラフィ技術に関して幅広く議論を行います。 アジェンダ
| |
11:30-11:40 |
セミナー紹介 |
11:40-12:20 |
次世代リソグラフィ技術の展望 (株)東芝 セミコンダクター社 193nm液浸露光技術は、NA1.35の限界に至り、多重露光技術等によりk1<0.25の壁を越えるパターニングの実用化が始まっている。しかし、厳しい精度要求と、工程の増加に伴うコストの激増に喘いでいる。一方、EUVLは、いまだに技術的な課題を克服するには至らず、開発途上にある。リソグラフィ技術の現状を整理し、22nm以細のリソグラフィ技術の課題を報告する。 |
12:20-13:10 |
昼食(12:20-12:40 オーサーズインタビュー) |
13:10-13:45 |
Freezing Free LLE プロセス向けレジストおよびEUVLレジスト開発状況 東京応化工業(株) 一般に32nmhpのパターン形成法の候補としてLELE(リソ-エッチ-リソ-エッチ)によるダブルパターニングプロセスが認識されているが、その工程数の多さから通常のリソプロセスに比較するとコストが大幅に増加するのが課題とされている。今回、その代替プロセスの候補としてフリージングプロセスを用いないLLEダブルパターニングによるパターンの形成方法を開発したので紹介する。 |
13:45-14:20 |
ダブルパターンニングの計測技術 (株)日立ハイテクノロジーズ 半導体プロセス微細化よりダブルパターンニング技術が導入されつつある。この状況の中、計測技術は、まず、装置の信頼性(測定誤差低減・装置間バラツキ低減・処理速度向上)を高める事が重要であると考える。その上で、現在、取り組み中のダブルパターンニング計測技術を紹介する。 |
14:20-14:55 |
ダブルパターニングでのEDA技術 日本シノプシス(株) ダブルパターニング技術(DPT)の実用化のために必要な、チップレベル運用時におけるDPT固有の課題解決を、設計レベルでの制約事項、及びDPT適用に適した(DPT-Compliantな)OPC技術に課せられた要件事項など、EDA開発の視点で説明する。DPT-Compliant性をどの技術レベル(設計制約なのかプロセスモデル制約なのかなど)で確保するように取り組むべきかを議論する。 |
14:55-15:15 |
休憩(オーサーズインタビュー) |
15:15-15:55 |
ダブルパターニングのデバイス展開 (株)東芝 セミコンダクター社 光リソグラフィ技術の延命策として、3x nmハーフピッチ(HP)世代(xは未確定値)ではダブルパターニング技術が採用される可能性が高い。さらにEUVリソグラフィが2x nm HP世代に間に合わなければ、ダブルパターニング技術は2x nm HP世代にも延命される可能性が出てくる。本講演では、ダブルパターニング技術の中でも比較的実用化が近いとされる一次元系パターンのダブルパターニング技術を中心に、デバイス展開の観点から議論する。 |
15:55-16:30 |
最新液浸装置とダブルパターニングに向けた露光装置 (株)ニコン 露光技術を≧45 nm HP、32 nm HP、22 nm HP、≦16 nm HPの4つに分類、それぞれに対応する露光技術の現状報告をおこなう。そして、特に32 nm HP以降の露光技術として注目されているダブルパターンニング、それに求められる露光機の技術的な特徴、ポイントを示し、ダブルパターンニング用の液浸露光機の開発進捗状況を報告する。 |
16:30-16:50 |
休憩(オーサーズインタビュー) |
16:50-17:30 |
EUVマスク技術の開発状況 (株)半導体先端テクノロジーズ (株)半導体先端テクノロジーズ(Selete)ではNEDOからの支援を得て、デバイスメーカ、マスクメーカおよび装置メーカのコンソシアム体制の下、実用化に向けた高精度・低欠陥EUVマスク実現への基盤技術開発を推進している。講演では最近の開発成果を紹介し、開発状況を報告する。またSeleteでのEUVリソ開発概況についても一部言及する。 |
17:30-18:05 |
ナノインプリント技術の開発状況 モレキュラー・インプリンツ・インク UVナノインプリントリソグラフィー装置は、線幅30nm以下の半導体デバイス量産への適用を目指し、課題である重ね合わせ精度・欠陥密度・スループットなどの主要な性能の向上が進められている。また関連技術であるインプリントマスクの製造技術や欠陥検査技術・欠陥修整技術の進展も含め、実用化へ向けた取り組みや現状を紹介する。 |
18:05-18:25 |
オーサーズインタビュー |
SEMIジャパン イベント受付
〒102-0074 東京都千代田区九段南4-7-15
Tel: 03.3222.5993 Fax: 03.3222.5790
Email: jeventinfo@semi.org