フロントエンドプロセスセミナー
－32nm/22nmノードに向けた最先端CMOSプロセス技術－

日付：5月26日（火）　11:30-18:20 会場：グランキューブ大阪 参加費用：5月15日(金)まで 26,000円／5月16日(土)以降 33,000円(消費税込) テキスト(CD-ROM)、昼食付 ○ 学校関係者(含学生)特別価格：3,500円(消費税込) テキスト(CD-ROM)、昼食付 学校関係者に該当する方は、「お申込」ボタンをクリックし、ログイン後、「申込情報入力」の画面で、「ユーザー情報編集」ボタンをクリックし、「学生割引の適用」の項目を「対象」にしてください。 プログラムチェア： 日新イオン機器(株) I/I事業センター エキスパート 酒井 滋樹 パナソニック(株) 海外R&D推進センター グループマネージャー 小倉 基次 プログラム概要 32nm/22nm超微細化先端デバイス開発において、フロントエンドプロセス技術の最新の成果とその課題について、デバイスメーカー、装置メーカーの第一線の方々に広く講演いただきます。 アジェンダ
11:30-11:35	セミナー紹介
11:35-12:35	材料科学を基礎にしたCMOS高性能化への挑戦 東京大学 大学院工学系研究科マテリアル工学専攻 教授 鳥海 明 サイズスケーリングから等価スケーリングへ、あるいはSiから新たな基板材料へと、Si技術の開発は単なる静電的制御から材料機能の適用化技術へと基本が移り変わりつつある。もちろん素子構造の三次元化は進むであろうが、そこでも要求されるのは単なるポアッソン方程式の最適解ではなく要所を支配する材料あるいは材料界面の制御である。界面は既に単なる面ではなく新しい機能を支配する場であり、その場を如何に制御するかがキーになっている。
12:35-13:15	昼食（12:35-12:55 オーサーズインタビュー）
13:15-13:55	先端MOSFETの歪み印加技術とその評価技術 (株)ルネサステクノロジ 生産本部 技術開発統括部 解析技術開発部 故障診断グループ 中西 伸登 45nmノード以降の先端MOSFET開発では、性能向上のための歪み印加技術が必須となっている。また、歪み印加の効果を確認するには、チャネル部に印加された歪みを直接評価する技術が重要である。本講演では、歪み印加技術の必要性及び現状を紹介する。また、評価技術については、透過型電子顕微鏡を用いた歪み評価技術を紹介し、その適用事例を報告する。
13:55-14:35	La添加HfSiONゲート絶縁膜の信頼性に関する考察 (株)半導体先端テクノロジーズ 第一研究部 フロントエンドプログラム 要素プロセスGr. 研究員 佐藤 基之 High-k/メタルゲートCMOSの実用化が始まっているが、その最大の問題点の一つはMOSFETの閾値制御である。HfSiONゲート絶縁膜に対してLaを添加すると閾値の低減が可能となるが、そのLaを添加する技術が信頼性(PBTI: positive bias temperature instability, TDDB: time dependent dielectric breakdown)に与える影響について調べた。Laを添加することによって、初期に内在する欠陥は低減するが、ストレスによって形成される欠陥は増加し、それらが上記PBTI,TDDBに大きな影響を与えることが明らかになった。
14:35-15:15	せり上げSD構造を用いた超微細MISFET接合設計 NECエレクトロニクス(株) LSI基礎開発研究所 上嶋 和也 超微細バルクプレーナーMISFETの実現には、ソース・ドレインエクステンション領域のより一層の浅接合化が必要となるが、寄生抵抗の増加とともに、接合リークの増大が課題となる。本講演では、高温ミリ秒アニールによる活性化技術に、ソース・ドレインエクステンション領域のせり上げ技術（RSDext）を組み合わせることにより、低抵抗かつ低リークな極浅接合を実現する方法を紹介する。
15:15-15:55	Vthばらつきの小さい低電力素子：SOTB (Silicon on Thin BOX) (株)日立製作所　中央研究所 ナノプロセス研究部 主任研究員 杉井 信之 微細CMOSの低電力化のためには電源電圧やリーク電流の低減が必要であるが、これを阻む大きな問題は、微細化とともに増大傾向にあるしきい値電圧(Vth)のばらつきである。Vthばらつき低減に関する最近のデバイス開発動向を紹介するとともに、我々が検討している、埋め込み絶縁層(BOX)が10nm程度と薄いという特徴をもつ薄膜BOX-SOI (SOTB) トランジスタの利点と低電力効果について紹介する。
15:55-16:15	休憩（オーサーズインタビュー）
16:15-16:50	Advanced thin-films technology for HKMG アビザ・テクノロジー(株) セールス部 部長代理 中尾 正樹 High-k/Metal Gateプロセスの要求を満たす薄膜形成技術が求められている。本講演では原子層堆積法（ALD）による、単元、二元、三元系の絶縁酸化膜、および高純度金属膜の特性について述べる。また、Metal Gateの成膜において、CMOS形成後のEOT増膜を抑え、かつ実効仕事関数（eWF）の制御が可能となるIBD法（Ion Beam Deposition）について述べる。
16:50-17:25	シリコン酸化膜の絶縁破壊モデルと高信頼化 東京エレクトロンAT(株) SPA開発技術部 壁 義郎 デバイスの微細化に伴い、シリコン酸化膜の信頼性がますます重要になっている。一方、シリコン酸化膜の膜質、表面/界面平坦性は成膜方法に大きく依存し、それら要素が経時劣化および絶縁破壊の要因になる。本講演では絶縁破壊モデルについて説明し、それに基づき熱酸化の代替プロセスとして注目されるプラズマ酸化を用いた高信頼性酸化膜の作成手法を紹介する。
17:25-18:00	ダメージレス、環境負荷低減に向けた次世代洗浄技術 大日本スクリーン製造(株) 半導体機器カンパニー 洗浄技術統轄部 副統轄部長 田中 眞人 半導体デバイスの微細化により、今後のウェーハ洗浄技術には汚染除去能力の向上に加え、脆弱な構造へのダメージレス化や新材料への対応を要求されている。さらに、洗浄装置には、環境負荷の低減も求められており、薬液の消費量低減や再利用の技術開発が必要になる。本講演では、これらの市場ニーズに応えるべく、次世代洗浄への当社の取り組みを紹介する。
18:00-18:20	オーサーズインタビュー

お問合せ

SEMIジャパン イベント受付
〒102-0074 東京都千代田区九段南4-7-15
Tel: 03.3222.5993 Fax: 03.3222.5790
Email: jeventinfo@semi.org