SEMIテクノロジーシンポジウム（STS） 2008　開催概要

■会期：

2008年12月3日（水）～5日（金）

■会場：

幕張メッセ 国際会議場　（千葉県千葉市）

■主催：

SEMI

■プログラムチェア：

ソニー株式会社
半導体事業本部 セミコンダクタテクノロジー開発部門 リソ設計技術部
統括部長　川平 博一

■申込受付：

10月1日（水）よりセミコン・ジャパン 2008のWebサイトで受け付け開始
URL： http://www.semiconjapan.org/

■プログラム構成：

セッション 1 ：
特別企画 次世代エネルギーデバイス
- 地球温暖化対策のキーテクノロジー：太陽電池/省エネ発光デバイス/SiCパワーデバイス -
昨年来の世界規模での原油価格高騰や今年7月に開催された洞爺湖サミットでの地球温暖化問題に対する集中的議論などを背景として、現在、産業界に対する省エネルギー・代替エネルギー技術開発への期待が高まっています。特に半導体デバイス関連技術では、近年新材料の導入による性能ブレークスルーおよびデバイス普及を加速させる取り組みが精力的に行われています。本セッションでは、現在最も注目を浴びている太陽電池・省エネルギー発光デバイス・SiCパワーデバイスにフォーカスして、それらの最新開発動向を紹介します。

セッション 2 ：
マイクロシステム/MEMS - MEMS事業とMEMS装置の新展開 -
MEMS(Micro Electro Mechanical Systems)は、今や新しい産業として広く認知され、アプリケーションも車載から民生・モバイル製品へと広がりました。その結果、MEMSはより便利な機能をもたらす技術として、身近なものとなって来ています。反面、事業としてはセンサーに代表されるように価格競争が激しくなり、市場規模は堅調に成長しているものの、その勢いはやや鈍化してきています。このような局面を今後どのように打開していくのかを、デバイス・装置の両面から各企業が紹介します。

セッション 3 ：
検査/メトロロジー - hp32nm世代に向け重要性を増す検査・メトロロジー技術動向 -
hp32nm世代のデバイス開発が本格化する中で、デバイス構造の複雑化と対象とするパターンサイズの微細化、さらには僅かな形状の変化、およびバラつきがデバイス特性に与える影響は飛躍的に増大しています。そのため、デバイスパターンの検査・計測技術は従来に比較して一層その重要性を増してきていると同時に、年々、技術的な難度が増してきています。このような技術的背景に基づき、今年新たに検査・メトロロジーセッションが企画されました。本セッションでは、公的研究機関・デバイスメーカー・装置メーカーの方々にご参集いただき、デバイスからみた検査・メトロロジー技術への要望を詳説した後、検査・計測技術の現状と課題について先端的な研究をしている講師より研究開発状況について発表されます。

セッション 4 ：
エッチング - 32nm世代の極微細エッチング技術 - 形状ばらつき制御と計測技術の連携 -
32nm以降のデバイスにおいて、エッチングの加工形状やばらつきがデバイス特性に与える影響は一段と厳しくなります。また、ナノメータレベルのわずかな形状変化やばらつきを計測する技術、あるいはエッチングプラズマの変動状態を計測・制御する技術が不可欠になっています。本セッションでは、エッチングでの高精度形状制御やばらつき制御に焦点を当て、形状ばらつきがデバイス特性に与える影響や最新の形状計測技術のほか、高精度の形状制御が難しいエッチングの代表例としてLow-k（低誘電率）材料やHARC(High Aspect Ratio Contact)のエッチング形状制御を取り上げ、またプラズマ計測技術などを紹介し、形状制御と計測技術の連携の必要性について紹介します。

セッション 5 ：
多層配線 - 新材料/新構造技術革新が生む、高信頼性次世代多層配線技術の将来 -
多層配線技術は、微細化対応の高信頼性プロセス構築に加えて、微細化によらない新技術開発加速が要求されています。これらの要請を受けて、まず32nm以降の多層配線プロセスにおいて、技術動向、課題を克服する為の革新的技術を概観したのち、要素技術としてメタル配線、絶縁膜、CMP(Chemical Mechanical Polishing)技術に関して特に材料工学・信頼性工学の観点より詳細に議論します。また、次世代配線技術として新材料：カーボンナノチューブ・新構造：3次元実装への取り組み、今後の方向性も紹介します。

セッション 6 ：
DFM/マスク - 32nm、およびそれ以降のマスク技術 - 光の延命対応からNGLマスクまで -
次世代のリソグラフィ動向を踏まえ、ArF(Argon Fluoride)の延命として本命として考えられているダブルパターニングとともに、Computational Lithography（計算機リソグラフィ）技術・DFM(Design for Manufacturability)技術の内容とマスクへの影響を示します。NGL技術としては、EUVL(Extreme-ultraviolet Lithography)・NIL(Nano-Imprint Lithography)を取り上げ、コンソーシアを含めた開発進捗を紹介します。
また、次世代マスクの実現に欠かせない材料・描画装置・検査装置・修正装置などのインフラ技術の最新技術動向もあわせ、マスク技術を取り巻く環境とその対応について展望します。

セッション 7 ：
テスト - 躍進するテスト技術 - 革新から確信へ -
DSM(Deep Sub-Micron)プロセスの採用により、半導体の集積度は1チップ内に1つのシステムを作り込めるまで進化してきました。この様な半導体デバイスをテストするためには、従来、目的別に開発されてきたテスト技術（DFT(Design For Test)、診断・解析、測定など）を融合し、1階層上の総合的技術レベルに昇華させていく必要があります。本セッションでは、テスト技術開発の第一線で活躍する講師より、最新の研究開発成果や技術動向を紹介します。

セッション 8 ：
先端デバイス - 32nm/22nm世代のデバイスプロセス技術 -
量産の始まる45nm世代に続く32nm/22nm世代の先端デバイスでは、微細化しつつデバイス性能を維持し、バラツキを抑制することが難しくなります。この課題を解決するために、高誘電率絶縁膜や金属ゲート電極・Fin（フィン状）トランジスタ構造・Ge（ゲルマニウム）チャネルトランジスタなどの技術が活発に開発されています。一方で、この世代で安定した特性を実現するためのメモリ技術も開発されています。本セッションでは、第一線の技術者より先端デバイスおよびプロセス技術について解説します。

セッション 9 ：
リソグラフィ - 液浸とそれ以降の展開を探る -
NA(Numeric Aperture)1.30以上の高NA液浸装置が稼動し始め､リソグラフィは新たな節目を迎えています。従来の単純な延長線上での開発は一段落し､ダブルパターニングに見られるようにプロセスとリソグラフィがより一体となった総合技術が有望視されるようになってきました。一方で､EUVでチップの試作がなされるなど､従来のNGLの進展も見逃すことができません。本セッションではインテグレーションが進み､より複雑になってきたリソグラフィの現状を俯瞰しながら､今後の展開について考えます。

セッション 10 ：
パッケージング - ウェーハレベルvsパッケージングレベル - 多様化する実装技術の主役は -
電子機器の高性能・小型軽量化等様々な要求が実装技術により実現されており、その究極として、ウェーハレベルでの3次元実装による電子機器が製品化されています。一方、既存の組立技術を基本としたパッケージレベルでの3次元実装もPOP(Package-on-Package)技術として量産化され、さらに進化したものが提案されています。本セッションでは、ウェーハレベル実装とパッケージ実装に着目し、今後の実装技術の主役はどちらかを徹底検証します。パネルディスカッションでは、2つの技術を午前と午後に分けて討議し、各々の技術課題を抽出して今後の動向を探ります。