最初の3D-IC関連SEMIスタンダードが成立

SEMI国際スタンダード部 ジェームズ・アマノ

2010年末に設立されたSEMI スタンダード3次元積層IC委員会が、先ごろのSEMICON West 2012において、最初のスタンダードの出版を承認しました。この後に控える手続き審査を通過すると、この文書はSEMI 3D1「Terminology for Through Silicon Via Geometrical Metrology（シリコン貫通ビアの形状測定用語）」として発行される運びとなります。SEMI 3D1は、シリコン貫通ビア（TSV）の寸法測定方法標準化の起点となるでしょう。個々のTSVやそのアレイの形状パラメーターには、ピッチ、トップ直径、トップ面積、深さ、テーパー（側壁角度）、ボトム面積、ボトム直径などがあり、さまざまなテクノロジーを使って測定が可能ですが、複数のテクノロジーで実際には異なる形状パラメーターに類似した用語があてられている場合が多く、これが結果の比較を困難にしていると、検査・計測タスクフォース（作業部会）は考えたのです。SEMI 3D1は、共通理解および3D-IC製造サプライチェーンの関係者間での正確なコミュニケーションを促進するための大きな第1歩になります。

さらに、3D-IC委員会は、並行して複数の活動に取り組んでおり、5つのタスクフォースを従えています。薄ウェーハ・ハンドリング・タスクフォースは、量産に利用されている薄型ウェーハおよびダイ（MPGA）用に、信頼性の高いハンドリングとシッピングの標準化をめざしています。このタスクフォースは、そのためにまず、3D-IC製造時の機械的インタフェースを含めた薄ウェーハ・ハンドリングの要求、そして梱包、信頼性他の関連基準を含めた、薄ウェーハとMPGA両方のシッピングに関する要求の定義をする計画です。同タスクフォースが最初に取り組んでいる文書が、SEMI Draft Document 5175「Guide for Multi-Wafer Transport and Storage Containers for Thin Wafers（薄ウェーハ用搬送および保管用コンテナのガイド）」です。現行のシッピング・ボックス、FOUP、FOSBのスタンダードは、3D-IC製造で使用される薄ウェーハやテープフレーム上のダイの信頼性の高い保管や輸送には適していません。30～200μmに薄化されたウェーハでは、現行のウェーハ搬送および保管用コンテナの設計基準を大幅に変更する必要があります。SEMI Draft Document 5175は、薄ウェーハの確実なハンドリングとシッピングの標準化を目指しており、これにはウェーハの固定方法の変更（輸送/振動、機械的衝撃に対する要求）も含まれています。

貼合せウェーハ・タスクフォースが開発中のSEMI Draft Document 5173「Guide for Describing Materials Properties and Test Methods for a 300 mm 3DS-IC Wafer Stack（300mm 3次元積層IC用材料特性および試験方法の記述ガイド）」は完成間近です。現行のウェーハ・スタンダードであるSEMI M1「鏡面単結晶シリコンウェーハの仕様」等では積層IC用3次元貼合せウェーハに使用されるウェーハのニーズを充分満たすことができません。3D-ICプロセスでは、シリコンやガラス基板といった出発材料に要求される許容差が、SEMI M1やSEMI M24「鏡面単結晶プレミアムシリコンウェーハの仕様」とは異なってきます。さらに、3D-ICの各プロセス・ステップでは、投入される材料は、ウェーハの寸法や材料に対して仕様を決める必要があります。ウェーハの厚さ、エッジのべベル、ノッチ、質量、バウ/ワープ、直径は、ウェーハの張合せ、剥離、貼合せた状態での薄化によって変化します。さらに、この変化はウェーハを1枚貼合せる度に発生します。この文書は、3D-ICのシリコンウェーハ（デバイス）と、ガラスウェーハ（キャリア）の双方について、要求される特性を規定するものです。貼合せプロセスで使用される、貼合せられた積層ウェーハやパターン付ウェーハについて記述するためのテンプレートも提供されます。もうひとつ開発中なのが、SEMI Draft Document 5174「Specification for Identification and Marking for Bonded Wafer Stacks（積層ウェーハに対するIDおよびマーキングの仕様）」です。

ミドルエンド・タスクフォースは、前工程ファウンドリと後工程受注メーカーが共有するプロセスに注目しており、埋め込まれたビアの突出しや、ビア付きウェーハの薄化などがあります。現在は、次の2つの文書を開発中です。

• SEMI Draft Document 5473「Guide for Alignment Mark for 3DS-IC Process」
• SEMI Draft Document 5474「Guide for CMP and Micro-bump Processes for Frontside TSV Integration」

SEMI 3D1を開発した検査・計測タスクフォースは、3D-IC製造に仕様するTSV、貼合せた積層ウェーハ、ダイの特性測定の標準化を継続して進めています。次の文書を開発中です。

• SEMI Draft Document 5270「Guide for Measuring Voids in Bonded Wafer Stacks」
• SEMI Draft Document 5409「Guide for Metrology for Measuring Thickness, Total Thickness Variation (TTV), Bow, Warp/Sori, and Flatness of Bonded Wafer Stacks」
• SEMI Draft Document 5410, Guide for Metrology Techniques to be used in Measurement of Geometrical Parameters of Through-Silicon Vias (TSVs) in 3DS-IC Structures
• SEMI Draft Document 5447, Terminology for Measured Geometrical Parameters of Through-Glass Vias (TGVs) in 3DS-IC Structures

最後に、3次元積層IC試験方法タスクフォースですが、3D-IC製造で利用される電気的テスト関係のスタンダード、ガイド、あるいは仕様を開発することを目的としており、究極のゴールは歩留り向上です。将来的には、テスト容易化設計、テスト方法、テスト治具（プローブ・カードやプローブ・インタフェース等）の分やの標準化も視野に入れています。

上述の標準化案文書は2012年に年間を通して国際投票にかけられることになりますが、これは全世界の業界を巻き込んだ活動の始まりにすぎません。世界各地の産業界、研究機関、学界から200名近い技術者が、すでにSEMIスタンダード3次元積層IC委員会に参加し、これらの重要なスタンダード開発に携わっています。委員会およびタスクフォース会議は、現在、北米および台湾の両地区で開催されています。活動への参加をお考えの方は、こちらからご登録をお願いします: www.semi.org/standardsmembership

（初出 SEMI Global Update 2012年8月号）