3D IC全新架構 晶圓代工、IDM及封裝廠如何創造新關係是關鍵
3D IC全新架構 晶圓代工、IDM及封裝廠如何創造新關係是關鍵
新聞來源: 電子時報 (2011.12.05)
3D IC的全新架構帶來極大改變，並非僅著眼於前端或後端製程執行矽穿孔，關鍵在於晶圓代工廠、整合元件製造商(IDM)及封裝廠如何創造新的合作關係。在邏輯與記憶體晶片接合介面標準Wide I/O Memory Bus已於9月底塵埃落定，而加入的半導體成員達上百家下，如此將有助於加快廠商開發時程，促使3D IC儘早展開量產。
著眼於異質晶片接合標準對推動3D IC的重要性，在多家半導體廠共同組成JEDEC JC 11.2標準委員會，已快馬加鞭推動邏輯與記憶體晶片接合的介面標準Wide I/O Memory Bus已在9月底確立。如此一來，能透過標準的依循與協助，加快廠商開發時程，促使3D IC儘早展開量產。
台積電已瞄準3D IC蓄勢待發的商機積極搶攻，期藉晶圓廠整合能力，將觸角伸及封裝領域，正積極發展3D IC架構的關鍵技術矽穿孔(TSV)，並結合現有晶圓級封裝(WLP)與堆疊封裝(PoP)，打造完整的3D IC流程解決方案。
3D IC的生產流程須在前端晶圓代工製程進行矽穿孔，或是在後端封裝廠才執行，各家看法不一。從晶圓廠立場來說，在晶圓代工階段即導入矽穿孔製程，對晶片業者來說較具競爭力，因為晶圓廠對整個晶片設計的掌握度較佳，且新投入設備成本較少，藉以滿足客戶控管生產成本及加快產品上市時程的考量。此外，晶片走入更先進製程後，拉高矽穿孔的技術門檻，封裝廠勢必要投入更多的設備，將提升成本，不符合客戶的成本考量。
